1、第1單元能力訓練檢測題（共100分，120分中）一、填空題：（每空分，共20分）1、由二值變量所構成的因果關系稱為邏輯關系。能夠反映和處理邏輯關系的數(shù)學工具稱為邏輯代數(shù)。2、在正邏輯的約定下，“1”表示，電平，“0”表示工電平。3、數(shù)字電路中，輸入信號和輸出信號之間的關系是邏輯關系,所以數(shù)字電路也稱為邏輯電路。在邏輯關系中,最基本的關系是與邏輯、或邏輯和非邏輯。4、用來表示各種計數(shù)制數(shù)碼個數(shù)的數(shù)稱為基數(shù)，同一數(shù)碼在不同數(shù)位所代表的權不同。十進制計數(shù)各位的基數(shù)是10,位權是10的募。5、8421BC網(wǎng)手口2421碼是有權碼;余3碼和格雷碼是無權碼。6、進位計數(shù)制是表示數(shù)值大小的各種方法的統(tǒng)稱。一

2、般都是按照進位方式來實現(xiàn)計數(shù)的，簡稱為數(shù)制。任意進制數(shù)轉換為十進制數(shù)時，均采用按位權展開求和的方法。7、十進制整數(shù)轉換成二進制時采用除2取余法;十進制小數(shù)轉換成二進制時米用乘2取整法。8、十進制數(shù)轉換為八進制和十六進制時，應先轉換成二進制、然后再根據(jù)轉換的二進數(shù),按照三個數(shù)碼一組轉換成八進制:按四個數(shù)碼一組轉換成十六進制。9、邏輯代數(shù)的基本定律有交換律、結合律、分配律、反演律和非非律。10、最簡與或表達式是指在表達式中與項中的變量最少,且或項也最少。13、卡諾圖是將代表最小項的小方格按相鄰原則排列而構成的方塊圖。卡諾圖的畫圖規(guī)則：任意兩個幾何位置相鄰的最小項之間,只允許一位變量的取值不同。14

3、、在化簡的過程中，約束項可以根據(jù)需要看作1或0Q二、判斷正誤題（每小題1分，共10分）1、奇偶校驗碼是最基本的檢錯碼，用來使用PC昉法傳送訊號時避免出錯。（對）2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（對）3、8421BC網(wǎng)、2421BC網(wǎng)和余3碼者B屬于有權碼。（錯）4、二進制計數(shù)中各位的基是2,不同數(shù)位的權是2的募。3、每個最小項都是各變量相“與”構成的，即n個變量的最小項含有n個因子。（對）4、因為邏輯表達式A+B+AB=A+成立，所以AB=Q立。（錯）5、邏輯函數(shù)F=AB+AB+BC+BC已是最簡與或表達式。（錯）6、利用約束項化簡時，將全部約束項都畫入卡諾圖，可得到函數(shù)的最簡形式。

4、（錯）7、卡諾圖中為1的方格均表示邏輯函數(shù)的一個最小項。（對）8、 在邏輯運算中，“與”邏輯的符號級別最高。（對）9、 標準與或式和最簡與或式的概念相同。（對）10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。（錯）三、選擇題（每小題2分，共20分）B）。1、邏輯函數(shù)中的邏輯“與”和它對應的邏輯代數(shù)運算關系為（A、邏輯加B、邏輯乘C、邏輯非2.、十進制數(shù)100對應的二進制數(shù)為（C）A、1011110B、1100010C、1100100D、3、和邏輯式陌表示不同邏輯關系的邏輯式是（B）。A>ABB、A?BC>A?BBD>ABA4、數(shù)字電路中機器識別和常用的數(shù)制是（

5、A）。D、十六進制、A+1=1D、B+CA、二進制B、八進制C、十進制5、以下表達式中符合邏輯運算法則的是（D）。A、C-C=CB、1+1=10C、0<1D6、A+BC=（C）。A、A+BB、A+CC、（A+B）（A+Q7、在（D）輸入情況下，“與非”運算的結果是邏輯0A、全部輸入是0B、任一輸入是0C、僅一輸入是0D、全部輸入是18、邏輯變量的取值1和?？梢员硎荆ˋBCD）。A、開關的閉合、斷開B、電位的高、低C、真與假D、電流的有、9、求一個邏輯函數(shù)F的對偶式，可將F中的（ABD）。A."/換成“+”，“+”換成“."B、原變量換成反變量，反變量換成原變量G變量不

6、變D、常數(shù)中“0”換成“1”，“1”換成“0”0010、在（BCD）輸入情況下，“或非”運算的結果是邏輯A、全部輸入是0B、全部輸入是1C任一舉入為0,其他輸入為1D、任一輸入為1四、簡述題（每小題4分，共16分）1、邏輯代數(shù)與普通代數(shù)有何異同答：邏輯代數(shù)中僅含有0和1兩個數(shù)碼，普通代數(shù)含有的數(shù)碼是09個，邏輯代數(shù)是邏輯運算，普通代數(shù)是加、減、乘、除運算。2、什么是最小項最小項具有什么性質答：一個具有n個邏輯變量的與或表達式中，若每個變量以原變量或反變量形式僅出現(xiàn)一次，就可組成2n個“與”項，我們把這些“與”項稱為n個變量的最小項，分別記為m。最小項具備下列性質：對于任意一個最小項，只有一組變

7、量取值使它的值為1,而變量取其余各組值時，該最小項均為00任意兩個不同的最小項之積恒為0。變量全部最小項這和恒等于1。3、在我們所介紹代碼范圍內，哪些屬于有權碼哪些屬于無權碼答：8421BCDH和2421BC網(wǎng)屬于有權碼，余3碼和格雷碼屬于無權碼。4、試述卡諾圖化簡邏輯函數(shù)的原則和步驟。答：利用卡諾圖化簡邏輯函數(shù)式的步驟：根據(jù)變量的數(shù)目，畫出相應方格數(shù)的卡諾圖；根據(jù)邏輯函數(shù)式，把所有為“1”的項畫入卡諾圖中；用卡諾圈把相鄰最小項進行合并，合并時就遵照卡諾圈最大化原則；根據(jù)所圈的卡諾圈，消除圈內全部互非的變量，每一個圈作為一個“與”項,將各“與”項相或，即為化簡后的最簡與或表達式。五、計算題（共

8、34分）1、用代數(shù)法化簡下列邏輯函數(shù)（12分） F（AB）CAbF（AB）CAB在萬ACBCAB解：CABABCAB FaCAbBCFACABBC解：ACBCAACB FABCABCABCABCABC解.FABCABCABCABCABCABABAC FABBCDCDABCACDFABBCDCDABCACD解：ABACCDBCABABCABCCDBCABCDBC2、用卡諾圖化簡下列邏輯函數(shù)(8分)Fm(3,4,5,10,11,12)d(1,2,13)卡諾圖略F(ABCD)m(1,2,3,5,6,7,8,9,12,13)F(A、B、C、D)m(0,1,6,7,8,12,14,15)F(A、B、C、

9、D)m(0,1,5,7,8,14,15)d(3,9,12)F(A、B、C、D)m(0,1,5,7,8,14,15)d(3,9,12)BCADABC3、完成下列數(shù)制之間的轉換(8分)(365)10=()2=(555)8=(16D)16()2=()10=()8=()16()10=(2=)8=()164、完成下列數(shù)制與碼制之間的轉換(6分)(47)10=(01111010)余3碼=(01000111)8421碼(3D)16=(00101011)格雷碼()10=()8421BCD=()2421BCD=()8第一2里元能力訓練檢測題一一(共/0001202鈔).一、填空題：(每空分，共23分)1、基本邏

10、輯關系的電路稱為邏輯門，其中最基本的有與門、或門和非門。常用的復合邏輯門有與非門、或非門、與或非門、異或門和同或門。2、TTL集成電路的子系列中，74除示肖特基系列,74L表示低功耗系列、74LS表示低功耗肖特基系列。3、CMOS成電路是由增強型PMOSS和增強型NMOSS組成的互補對稱MOS：電路，其中CC400原歹和高速系列是它的主要子系列。4、功能為“有0出1、全1出0”的門電路是與非門;具有“有1出1,全0出0”功能的門電路是或門；實際中集成與非門應用的最為普遍。5、普通的TTL與非門具有圖騰結構,輸出只有高電平“1”和低電平“0”兩種狀態(tài)；TTL三態(tài)與非門除了具有態(tài)不口0態(tài),還有第三

11、種狀態(tài)高阻態(tài),三態(tài)門可以實現(xiàn)總線結構。6、集成電極開路的TTL與非門又稱為OC門、其輸出可以“線與。7、TTL集成電路和CMOS成電路相比較，TTL集成門的帶負載能力較強，CMOS集成門的抗干擾能力較強。8、兩個參數(shù)對稱一致的一個NMOSB和一個PMOSff、并聯(lián)可構成一個CMOS傳輸門。兩管源極相連構成傳輸門的(輸入端)或輸出端、兩管漏極相連構成傳輸門的(輸出端)或輸入端,兩管的柵極分別與兩個互非的控制端相連。9、具有圖騰結構的TTL集成電路，同一芯片上的輸出端，不允許并聯(lián)使用;同一芯片上的CMOS成電路，輸出端可以并聯(lián)使用,但不同芯片上的CMOS成電路上的輸出端是不允許并聯(lián)使用的。10、當

12、外界干擾較小時，TTL與非門閑置的輸入端可以懸空處理;TTL或非門不使用的閑置輸入端應與地相接;CMOS輸入端口為“與”邏輯關系時，閑置的輸入端應接工電平，具有“或”邏輯端口的CMOS多余的輸入端應接低電平;即CMOS的閑置輸入端不允許懸空。二、判斷正誤題（每小題1分，共10分）1、所有的集成邏輯門，其輸入端子均為兩個或兩個以上。（錯）2、根據(jù)邏輯功能可知，異或門的反是同或門。（對）3、具有圖騰結構的TTL與非門可以實現(xiàn)“線與”邏輯功能。（錯）4、 邏輯門電路是數(shù)字邏輯電路中的最基本單元。（對）5、TTL和CMOS種集成電路與非門，其閑置輸入端都可以懸空處理。（錯）6、74LS系列產品是TTL

13、集成電路的主流，應用最為廣泛。（對）7、74LS系列集成芯片屬于TTLS,CC400朦列集成芯片屬于CMOS。（對）8、三態(tài)門采用了圖騰輸出結構，不僅負載能力強，且速度快。（錯）9、OC1可以不僅能夠實現(xiàn)“總線”結構，還可構成與或非邏輯。（對）10、CMOS路的帶負載能力和抗干擾能力均比TTL電路強。（錯）三、選擇題（每小題2分，共16分）1、具有“有1出0、全0出1”功能的邏輯門是（B）。A、與非門B、或非門C、異或門D、同或門2、兩個類型的集成邏輯門相比較，其中（B）型的抗干擾能力更強。ATTL集成邏輯門B、CMOS成邏輯門3、CMOS路的電源電壓范圍較大，約在（B）。A、5V+5VB、3

14、18VC、515VD、+5V4、若將一個TTL異或門當做反相器使用，則異或門的所口B輸入端應：（A）。A、B輸入端接高電平，A輸入端做為反相器輸入端B、B輸入端接低電平,A輸入端做為反相器輸入端C、A、B兩個輸入端并聯(lián)，做為反相器的輸入端D、不能實現(xiàn)5、（C）的輸出端可以直接并接在一起，實現(xiàn)“線與”邏輯功能。A、TTL與非門B、三態(tài)門C、OCT6、（A）在計算機系統(tǒng)中得到了廣泛的應用，其中一個重要用途是構成數(shù)據(jù)總線。A、三態(tài)門B、TTL與非門C、OCT7、一個兩輸入端的門電路，當輸入為10時，輸出不是1的門電路為（C）。A、與非門B、或門C、或非門D、異或門8、一個四輸入的與非門，使其輸出為0

15、的輸入變量取值組合有（B）。A、15種B、1種C、3種D7種四、簡述題（每小題4分，共24分）1、數(shù)字電路中，正邏輯和負邏輯是如何規(guī)定的答：數(shù)字電路中只有高、低電平兩種取值。用邏輯“1”表示高電平，用邏輯“0”表示低電平的方法稱為正邏輯；如果用用邏輯“0”表示高電平，用邏輯“1”表示低電平，則稱為負邏輯。2、你能說出常用復合門電路的種類嗎它們的功能如何答：常用的復合門有與非門、或非門、與或非門、異或門和同或門。其中與非門的功能是“有0出1,全1出0”；或非門的功能是“有1出0,全0出1”；與或非門的功能是“只要1個與門輸出為1,輸出為0,兩個與門全部輸出為0時,輸出為1”；異或門的功能是“相異

16、出1,相同出0”；同或門的功能是“相同出1,相異出0”。3、TTL與非門閑置的輸入端能否懸空處理CMO的非門呢答：TTL與非門閑置的輸入端一般也不要懸空處理，但當外界干擾較小時，就可以把閑置的輸入端懸空處理；而CMOST非門閑置的輸入端是不允許懸空處理的。4、試述圖騰結構的TTL與非門和0曲、三態(tài)門的主要區(qū)別是什么答：圖騰結構的TTL與非門采用的推挽輸出，通常不允許將幾個同類門的輸出端并聯(lián)起來使用，正常情況下，圖騰結構TTL與非門輸出對輸入可實現(xiàn)與非邏輯；集電極開路的TTL與非門又稱為0C門，多個0C門的輸出端可以并聯(lián)起來使用，實現(xiàn)“線與”邏輯功能，還可用作與或非邏輯運算等；三態(tài)門和圖騰結構的

17、TTL與非門相比，結構上多出了一個使能端，讓使能端處有效狀態(tài)時，三態(tài)門與圖騰結構TTL與非門功能相同，若使能端處無效態(tài)，則三態(tài)門輸出呈高阻態(tài)，這時無論輸入如何，輸出均為高阻態(tài)?；谌龖B(tài)門的特點，廣泛應用于計算機的總線結構。5、如果把與非門、或非門、異或門當做非門使用時，它們的輸入端應如何連接答：如果把與非門做非門使用，只需將與非門的輸入端并聯(lián)起來即可；如果把或非門當做非門使用，只需把其它輸入端子接地，讓剩余的一個輸入端作為非門輸入即可；如果把異或門當做非門使用，只需把其它輸入端子接高電平，讓剩余的一個輸入端作為非門輸入即可。6、提高CMOS電路的電源電壓可提高電路的抗干擾能力，TTL門電路能否

18、這樣做為什么答：TTL門電路是不能采取提高電源電壓的方式來提高電路抗干擾能力的。因為，TTL集成電路的電源電壓是特定的，其變化范圍很窄，通常在。五、分析題（共27分）1、已知輸入信號A、B的波形和輸出Y、丫2、Y、Y4的波形，試判斷各為哪種邏tttttDL,寫出相應邏輯表達式。（12分）輯門，并畫出相應邏輯門圖符號斷出Y非門；Y4號如下：其輸入圖光管些中二在時會亮。分）斷發(fā)極哪段（7解:由電路圖可得，當L為低電平時，發(fā)光二極管會亮，圖中列真值表分析：ABCDABCDL0000001000100100100010011010010000101010010110001011000110000011

19、001001101000110110011100100110110011101001111110發(fā)光管在tlt2期間、t5t6期間會亮。3、試寫出圖所示數(shù)字電路的邏輯函數(shù)表達式，并判斷其功能。（8分）解：電路的邏輯函數(shù)表達式為：列真值表：ABCF00000010010001111000101111011111輸入變量中有兩個或兩個以上為1時，輸出才為1,因此電路功能為多數(shù)表決器電路。第.3單元能力訓練檢測題C共100分，120今如一、填空題：（每空分，共10分）1、能將某種特定信息轉換成機器識別的二進制數(shù)碼的組合邏輯電路,稱之為編碼器;能將機器識別的二進制數(shù)碼轉換成人們熟悉的十進制或某種特定信

20、息的組合邏輯電路,稱為譯碼器;74LS8唬常用的組合邏輯電路譯碼器。2、在多數(shù)數(shù)據(jù)選送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱之為數(shù)據(jù)選擇器,也叫做多路開關。3、74LS147是10線一4線的集成優(yōu)先編碼器:74LS14犯片是8線一3線的集成優(yōu)先編碼器。_4、74LS148的使能端S為低電平時允許編碼:當S1時各輸出端及O；、GS均封鎖，編碼被禁止。5、兩片集成譯碼器74LS138芯片級聯(lián)可成一個4線一16線譯碼器。6、LE虛指半導體數(shù)碼管顯示器件。二、判斷正誤題（每小題1分，共8分）1、組合邏輯電路的輸出只取決于輸入信號的現(xiàn)態(tài)。（對）2、3線一8線譯碼器電路是三一八進制譯碼器。（

21、錯）3、已知邏輯功能，求解邏輯表達式的過程稱為邏輯電路的設計。（對）4、編碼電路的輸入量一定是人們熟悉的十進制數(shù)。（錯）5、74LS13隙成芯片可以實現(xiàn)任意變量的邏輯函數(shù)。（錯）6、組合邏輯電路中的每一個門實際上都是一個存儲單元7、共陰極結構的顯示器需要低電平驅動才能顯示。8、只有最簡的輸入、輸出關系，才能獲得結構最簡的邏輯電路。三、選擇題（每小題2分，共14分）1、下列各型號中屬于優(yōu)先編譯碼器是（C）。A、74LS85B、74LS138C、74LS148D、74LS482、七段數(shù)碼顯示管TS547是（B）。A、共陽極LEDffB、共陰極LEDffC、共陽極LC噌D、共陰極LCDff3、八輸入

22、端的編碼器按二進制數(shù)編碼時，輸出端的個數(shù)是（B）。A、2個B、3個C、4個D、8個4、四輸入的譯碼器，其輸出端最多為（D）。A、4個B、8個C、10個D、16個5、當74LS148的輸入端T0I；按順序輸入時，輸出工%為（C）。A、101B、010C、001D、1106、譯碼器的輸入量是（A）。A、二進制B、八進制C、十進制D、十六進制7、編碼器的輸出量是（A）。A二進制B、八進制C、十進制D、十六進制四、簡述題（每小題3分，共12分）1、試述組合邏輯電路的特點答：組合邏輯電路的特點是：任意時刻，電路輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)。2、分析組合邏輯電路的目的是什么簡述分析步驟。答：分析組合邏

23、輯電路，目的就是清楚該電路的功能。分析步驟一般有以下幾個步驟：根據(jù)已知邏輯電路圖寫出相應邏輯函數(shù)式；對寫出的邏輯函數(shù)式進行化簡。如果從最簡式中可直接看出電路功能，則以下步驟可省略；根據(jù)最簡邏輯式寫出相應電路真值表，由真值表輸出、輸入關系找出電路的功能；指出電路功能。3、何謂編碼二進制編碼和二一十進制編碼有何不同答：編碼就是將人們熟悉的十進制數(shù)或某個特定信息用相應的高、低電平輸入,使輸出轉換成機器識別的十進制代碼的過程。二進制編碼就是以自然二進制碼進行代碼編制，而二-十進制編碼則是用多位二進制數(shù)碼表示1位十進制數(shù)碼的代碼編制。4、何謂譯碼譯碼器的輸入量和輸出量在進制上有何不同答：譯碼就是把機器識

24、別的二進制碼譯為人們熟悉的十進制碼或特定信息的過程。以二-十進制譯碼為例，譯碼器的輸入量是十進制代碼，輸出量是人們熟悉的十進制。五、分析題（共16分）1、根據(jù)表3-15所示內容，分析其功能，并畫出其最簡邏輯電路圖。（6分）表3-15組合邏輯電路真值表輸入輸出ABCF00010010010001101000101011001111分析：從真值表輸入、輸出關系可寫出相應邏輯函數(shù)式為：顯然，電路輸入相同時，輸出才為1,否則為0。因此該電路是一個三變量一致電路。2、寫出圖所示邏輯電路的最簡邏輯函數(shù)表達式。（10分）ABFCD(aABFC(b分析：（a）圖的邏輯函數(shù)式為:（b）圖的邏輯函數(shù)式為：六、設計

25、題（共36分）1、畫出實現(xiàn)邏輯函數(shù)FAB設計：對邏輯函數(shù)式進行化簡：ABC和的邏輯電路。（8分）根據(jù)上述最簡式可畫出邏輯電路為:A.2、設計一個三變量的劃'腰輯|電路，其中設計：根據(jù)題目要求寫對蠢功能真值表如下0也視為偶數(shù)。（10分）ABC00&0一000110110010101F100101根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:F根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:根據(jù)上述最簡式畫出相應邏輯電路圖如4、用與非門設計一個組合邏輯電路，完J忒如下期珍：只有當三個裁判（包括裁判長）或裁判長和一個裁判認為杠鈴已翠冠帚算標準防.&嚇按鍵，使燈亮（或鈴響），

26、表示此次舉重成功，否則，盍舉重叁?。?2分）ABCF00000010010001101000101111011111設計：根據(jù)題意取三個裁判分別為輸入變量一A&掙C,A的裁判長，設按下按鍵輸入為1,否則為0,舉重成功為1,舉重失敗為0,據(jù)題意列出相應真值表如下：根據(jù)真值表寫出邏輯函數(shù)式并化簡為最簡與或式如下:根據(jù)上述最簡式畫出相應邏輯電路圖如下:11011110第4單元能力訓練檢測題（共100分，120分鐘）一、填空題：（每空分，共20分）1、兩個與非門構成的基本RS觸發(fā)器的功能有置0、置1和保持。電路中不允許兩個輸入端同時為低電平，否則將出現(xiàn)邏輯回瓦2、通常把一個CP脈沖引起觸發(fā)器多

27、次翻轉的現(xiàn)象稱為空翻，有這種現(xiàn)象的觸發(fā)器是鐘控的RS觸發(fā)器,此類觸發(fā)器的工作屬于電平觸發(fā)方式。3、為有效地抑制“空翻”，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞型D觸發(fā)器。4、JK觸發(fā)器具有置0、置1、保持和翻轉四種功能。欲使JK觸發(fā)器實現(xiàn)Qn1Qn的功能，則輸入端J應接高電平1,K應接高電平1。5、D觸發(fā)器的輸入端子有1個,具有置0和置1的功能。6、觸發(fā)器的邏輯功能通?？捎锰卣髯h程、狀態(tài)轉換圖、功能真值表和時序波形圖等多種方法進行描述。7、組合邏輯電路的基本單元是門電路，時序邏輯電路的基本單元是觸發(fā)器。8、JK觸發(fā)器的次態(tài)方程為Q+1可Qn'+K'的;D觸發(fā)器的次

28、態(tài)方程為Q+1=Dno9、觸發(fā)器有兩個互非的輸出端Q和Q,通常規(guī)定Q=1,Q=0時為觸發(fā)器的狀態(tài)；Q=0,Q=1時為觸發(fā)器的0狀態(tài)。10、兩個與非門組成整三RS觸發(fā)器，正常工作時，不允許RS0,其特征方程為_Qn1SRQn_,約束條件為_RS1_。11、鐘控的RS觸發(fā)器，在正常工作日寸，不允許輸入端R=S=1,其特征方程為_Qn1SRQn（CP1）一約束條件為SR=0。12、把JK觸發(fā)器兩個輸入端子連在一起作為一個輸入就構成了T觸發(fā)器，T觸發(fā)器具有的邏輯功能是保持和翻轉。13、讓T觸發(fā)器恒輸入“1”就構成了T觸發(fā)器，這種觸發(fā)器僅具有翻轉功能。二、正誤識別題（每小題1分，共10分）1、僅具有保持

29、和翻轉功能的觸發(fā)器是RS觸發(fā)器。（錯）2、基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（錯）3、鐘控的RS觸發(fā)器的約束條件是：R+S=0O（錯）4、JK觸發(fā)器的特征方程是：Qn1JQnKQno（錯）5、D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（對）6、CP=0寸，由于JK觸發(fā)器的導引門被封鎖而觸發(fā)器狀態(tài)不變。（對）7、主從型JK觸發(fā)器的從觸發(fā)器開啟時刻在CP下降沿到來時。8、觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)（錯）9、維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來時。（錯）10、凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。（錯）三、選擇題（每小題2分，共20分）1、僅具有置“0”和置“1”功能的觸發(fā)

30、器是（C）。A、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合S穴為（A）。A00B、01C、10D、113、鐘控RS觸發(fā)器的特征方程是（D）0A、Qn1RQnB、Qn1SQnCQn1RSQnD、Qn1SRQn4、僅具有保持和翻轉功能的觸發(fā)器是（B）AJK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器D5、觸發(fā)器由門電路構成，但它不同門電路功能，主要特點是具有（C）A、翻轉功能B、保持功能C、記憶功能D、置0置1功能6、TTL集成觸發(fā)器直接置0端Rd和直接置1端Sd在觸發(fā)器正常工作時應（C）_A、Rd=1,Sd=0B、Rd=0,Sd=1C、保持高

31、電平“1”D、保持低電平“0”7、按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（C）A高電平觸發(fā)和低電平觸發(fā)B、上升沿觸發(fā)和下降沿觸發(fā)C電平觸發(fā)或邊沿觸發(fā)D、輸入觸發(fā)或時鐘觸發(fā)8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（D）。ARSJK、DT等B、主從型和維持阻塞型CTTL型和MO夔D、上述均包括9、為避免“空翻”現(xiàn)象，應采用（B）方式的觸發(fā)器。A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)10、為防止“空翻”，應采用（C）結構的觸發(fā)器。A、TTLB、MOSC、主從或維持阻塞四、簡述題（每小題3分，共15分）1、時序邏輯電路的基本單元是什么組合邏輯電路的基本單元又是什么答：時序邏輯電路的基本單元是觸發(fā)器，組

32、合邏輯電路的基本單元是門電路。2、何謂“空翻”現(xiàn)象抑制“空翻”可采取什么措施答：在時鐘脈沖C之1期間，觸發(fā)器的輸出隨輸入發(fā)生多次翻轉的現(xiàn)象稱為空翻。抑制空翻的最好措施就是讓觸發(fā)器采取邊沿觸發(fā)方式。3、觸發(fā)器有哪幾種常見的電路結構形式它們各有什么樣的動作特點答：觸發(fā)器常見的結構形式有與非門構成的基本RS觸發(fā)器，其動作特點是:輸入信號在電平觸發(fā)的全部作用時間里，都能直接改變輸出端Q的狀態(tài)；鐘控的RS觸發(fā)器，其動作特點：當CP=0時，無論兩個輸入端R和S如何，觸發(fā)器的狀態(tài)不能發(fā)生改變；只有當作為同步信號的時鐘脈沖到達時，觸發(fā)器才能按輸入信號改變狀態(tài)；主從型JK觸發(fā)器，其動作特點：主從型JK觸發(fā)器的狀態(tài)變化分兩步動作。第1步是在CP為“1”期間主觸發(fā)器接收輸入信號且被記憶下來，而從觸發(fā)器被封鎖不能動作；第2步是當CP下降沿到來時，從觸發(fā)器被解除封鎖，接收主觸發(fā)器在CP為1期間記憶下來的狀態(tài)作為控制信號，使從觸發(fā)器的輸出狀態(tài)按照主觸發(fā)器的狀態(tài)發(fā)生變化；之后，由于主觸發(fā)器在C已0期間被封鎖狀態(tài)不再發(fā)生變化，因此，從觸發(fā)器也就保持