1、7.2 隨機存取存儲器（隨機存取存儲器（RAM）7.2.1 靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器(SRAM)7.2.2 同步靜態(tài)隨機存取存儲器（同步靜態(tài)隨機存取存儲器（SSRAM）7.2.4 存儲器容量的擴展存儲器容量的擴展7.2.3 動態(tài)隨機存取存儲器動態(tài)隨機存取存儲器7.2 隨機存取存儲器（隨機存取存儲器（RAM） I/O 電電路路 I /O0 OE An-1 WE I /Om-1 CE A0 Ai Ai+1 存存儲儲 陣陣 列列 行行譯譯碼碼 列列 譯譯 碼碼 7.2.1 靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器(SRAM)1 SRAM 的本結(jié)構(gòu)的本結(jié)構(gòu)CE OE WE =100高阻高阻CE

2、 OE WE =00X輸入輸入CE OE WE =010輸出輸出CE OE WE =011高阻高阻SRAM 的工作模式的工作模式 工作模式工作模式 CE WE OE I /O0 I /Om -1 保持保持 (微功耗微功耗) 1 X X 高阻高阻 讀讀 0 1 0 數(shù)據(jù)輸出數(shù)據(jù)輸出 寫寫 0 0 X 數(shù)據(jù)輸入數(shù)據(jù)輸入 輸出無效輸出無效 0 1 1 高阻高阻 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列選選擇擇線線) Xi (行行選選擇擇線線) 數(shù)數(shù)據(jù)據(jù)線線 數(shù)數(shù)據(jù)據(jù)線線 D D 位位線線 B 位位線線 B 存存儲儲單單元元 1. RAM存儲單元存儲單元 靜態(tài)靜態(tài)S

3、RAM(Static RAM)雙穩(wěn)態(tài)存儲單元雙穩(wěn)態(tài)存儲單元電路電路列存儲單元公用的門列存儲單元公用的門控制管，與讀寫控制電路相接控制管，與讀寫控制電路相接Yi 1時導通時導通本單元門控制管本單元門控制管:控控制觸發(fā)器與位線的制觸發(fā)器與位線的接通。接通。Xi =1時導通時導通來自列地址譯碼來自列地址譯碼器的輸出器的輸出來自列地址譯碼來自列地址譯碼器的輸出器的輸出 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列選選擇擇線線) Xi (行行選選擇擇線線) 數(shù)數(shù)據(jù)據(jù)線線 數(shù)數(shù)據(jù)據(jù)線線 D D 位位線線 B 位位線線 B 存存儲儲單單元元 1. RAM存儲單元存儲單元 靜態(tài)

4、靜態(tài)SRAM(Static RAM)T5、T6導通導通T7 、T8均導通均導通Xi =1Yj =1觸發(fā)器的輸出與數(shù)據(jù)觸發(fā)器的輸出與數(shù)據(jù)線接通，該單元通過線接通，該單元通過數(shù)據(jù)線讀取數(shù)據(jù)。數(shù)據(jù)線讀取數(shù)據(jù)。觸發(fā)器與位線接通觸發(fā)器與位線接通 tAA 讀出單元的地址有效 tRC tOHA 地址 輸出數(shù)據(jù) 上一個有效數(shù)據(jù) 數(shù)據(jù)輸出有效 tLZOE CE OE 數(shù)據(jù)輸出 數(shù)據(jù)輸出有效 tHZCE tHZOE tDOE tLZCE tACE tRC 高阻 （a）（b） 3.SRAM的讀寫操作及時序圖的讀寫操作及時序圖讀操作時序圖讀操作時序圖3.SRAM的寫操作及時序圖的寫操作及時序圖寫操作時序圖寫操作時序圖

5、 tHD tSD 地址有效 tWC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 tAW tSA tSCE tHA WE tSA tHD tSD 地址有效 tWC 地址 CE 數(shù)據(jù) 輸入數(shù)據(jù)有效 tAW tHA WE A1 A0 輸輸入入 寄寄存存器器 I /O OE WE CE 地地址址 寄寄存存器器 叢叢發(fā)發(fā)控控制制邏邏輯輯 D1 D0 Q1 Q0 讀讀寫寫控控制制邏邏輯輯 A CP ADV 存存儲儲陣陣列列 地地址址譯譯碼碼 輸輸入入驅(qū)驅(qū)動動 輸輸 出出 放放 大大 A1 A0 寫寫地地 址址寄寄 存存器器 數(shù)數(shù)據(jù)據(jù)選選擇擇器器 7.2.2 同步靜態(tài)隨機存取存儲器同步靜態(tài)隨機存取存儲器（SSRAM）S

6、SRAM是一種高速是一種高速RAM。與。與SRAM不同不同, SSRAM的讀寫的讀寫操作是在時鐘脈沖節(jié)拍控制下完成的。操作是在時鐘脈沖節(jié)拍控制下完成的。 A1 A0 輸輸入入 寄寄存存器器 I /O OE WE CE 地地址址 寄寄存存器器 叢叢發(fā)發(fā)控控制制邏邏輯輯 D1 D0 Q1 Q0 讀讀寫寫控控制制邏邏輯輯 A CP ADV 存存儲儲陣陣列列 地地址址譯譯碼碼 輸輸入入驅(qū)驅(qū)動動 輸輸 出出 放放 大大 A1 A0 寫寫地地 址址寄寄 存存器器 數(shù)數(shù)據(jù)據(jù)選選擇擇器器 寄存地址線上的地址寄存地址線上的地址寄存要寫入的寄存要寫入的數(shù)據(jù)數(shù)據(jù)ADV=0:普通模式讀寫普通模式讀寫ADV=1:叢發(fā)模

7、式讀寫叢發(fā)模式讀寫WE =0:寫操作寫操作 =1:讀操作讀操作 WE寄存各種使能控制信號，生成最終的寄存各種使能控制信號，生成最終的內(nèi)部讀寫控制信號；內(nèi)部讀寫控制信號；2 2位二進制計數(shù)器位二進制計數(shù)器, , 處理處理A1A0ADV=0:普通模式讀寫普通模式讀寫 C P A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 W E A D V C E A 1 2 3 4 5 6 7 8 9 10 11 O (A 1) O (A 4) O (A 7) I (A 8) O (A 2) O (A 3) I (A 5) I (A 6) I/O 片片選選無無效效=0:寫操作寫操作WE=

8、1:讀操作讀操作WE普通模式讀寫模式普通模式讀寫模式:在每個時鐘有效沿鎖存輸入信號在每個時鐘有效沿鎖存輸入信號,在一在一個時鐘周期內(nèi)個時鐘周期內(nèi),由內(nèi)部電路完成數(shù)據(jù)的讀由內(nèi)部電路完成數(shù)據(jù)的讀(寫寫)操作。操作。讀讀A1地址地址單元單元數(shù)據(jù)數(shù)據(jù)I/O輸輸出出A1數(shù)據(jù)數(shù)據(jù);開始開始讀讀A2數(shù)據(jù)數(shù)據(jù)I/O輸輸出出A2數(shù)據(jù)數(shù)據(jù);開始開始讀讀A3 數(shù)據(jù)數(shù)據(jù)I/O輸輸出出A6數(shù)據(jù)數(shù)據(jù);開始開始讀讀A7數(shù)據(jù)數(shù)據(jù)開始開始讀讀A4地址地址單元單元數(shù)據(jù)數(shù)據(jù)I/O輸輸入入A5數(shù)據(jù)數(shù)據(jù);開始開始寫寫A6數(shù)據(jù)數(shù)據(jù)I/O輸輸出出A4數(shù)據(jù)數(shù)據(jù);開始開始寫寫A5數(shù)據(jù)數(shù)據(jù), CP A1 A2 A3 WE ADV CE A 1

9、2 3 4 5 6 7 8 9 10 11 O(A1) O(A2+1O(A2) I (A3) O(A1+1) O(A1+2O(A2+2) O(A2+3) O(A2) I (A3+1) I/O 讀讀A2地址地址單元單元數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式讀讀A2+1中的中的數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式讀讀A2+2中的中的數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式讀讀A2+3中的中的數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式重新重新讀讀A2中的中的數(shù)據(jù)數(shù)據(jù) ADV=1:叢發(fā)模式讀寫叢發(fā)模式讀寫叢發(fā)模式讀寫模式：在有新地址輸入后叢發(fā)模式讀寫模式：在有新地址輸入后,自動產(chǎn)生后續(xù)地址自動產(chǎn)生后續(xù)地址進行讀寫操作進行讀寫操作,地址總線讓出地址總線讓出讀讀A

10、1地址地址單元單元數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式讀讀A1+1中的中的數(shù)據(jù)數(shù)據(jù)叢發(fā)叢發(fā)模式模式讀讀A1+2中的中的數(shù)據(jù)數(shù)據(jù)在由在由SSRAM構(gòu)成的計算機系統(tǒng)中，由于在時鐘構(gòu)成的計算機系統(tǒng)中，由于在時鐘有效沿到來時，地址、數(shù)據(jù)、控制等信號被鎖有效沿到來時，地址、數(shù)據(jù)、控制等信號被鎖存到存到SSRAM內(nèi)部的寄存器中，因此讀寫過程的內(nèi)部的寄存器中，因此讀寫過程的延時等待均在時鐘作用下，由延時等待均在時鐘作用下，由SSRAM內(nèi)部控制內(nèi)部控制完成。此時，系統(tǒng)中的微處理器在讀寫完成。此時，系統(tǒng)中的微處理器在讀寫SSRAM的同時，可以處理其他任務，從而提高了整個的同時，可以處理其他任務，從而提高了整個系統(tǒng)的工作速度

11、。系統(tǒng)的工作速度。 SSRAM的使用特點：的使用特點： 1、動態(tài)存儲單元及基本操作原理、動態(tài)存儲單元及基本操作原理 T 存儲單元存儲單元寫操作寫操作:X=1 =0WET導通，電容器導通，電容器C與位線與位線B連通連通 輸入緩沖器被選輸入緩沖器被選通，數(shù)據(jù)通，數(shù)據(jù)DI經(jīng)緩沖經(jīng)緩沖器和位線寫入存器和位線寫入存儲單元儲單元 如果如果DI為為1，則向，則向電容器充電，電容器充電，C存存1;反之電容器放反之電容器放電電,C存存0 。 - 刷新刷新R行選線行選線XOD讀讀/寫寫WEID輸出緩沖器輸出緩沖器/靈敏放大器靈敏放大器刷新緩沖器刷新緩沖器輸入緩沖器輸入緩沖器位位線線B7.2.3 動態(tài)隨機存取存儲器

12、動態(tài)隨機存取存儲器讀操作讀操作:X=1 =1WET導通，電容器導通，電容器C與位線與位線B連通連通 輸出緩沖器輸出緩沖器/靈敏放大器靈敏放大器被選通，被選通，C中存儲的數(shù)據(jù)中存儲的數(shù)據(jù)通過位線和緩沖器輸出通過位線和緩沖器輸出 T / 刷新刷新R行選線行選線XODWEID輸出緩沖器輸出緩沖器/靈敏放大器靈敏放大器刷新緩沖器刷新緩沖器輸入緩沖器輸入緩沖器位位線線B每次讀出后，必須及時每次讀出后，必須及時對讀出單元刷新，即此對讀出單元刷新，即此時刷新控制時刷新控制R也為高電平，也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對電容器緩沖器和位線對電容器C進行刷新。進行刷新。7.2.4

13、 存儲器容量的擴展存儲器容量的擴展 位擴展可以利用芯片的并聯(lián)方式實現(xiàn)。位擴展可以利用芯片的并聯(lián)方式實現(xiàn)。CEA11A0WED0 D1 D2 D3WECEA0A114K4位位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位位I/O0 I/O1 I/O2 I/O3WE1. 字長（位數(shù)）的擴展字長（位數(shù)）的擴展-用用4KX4位的芯片組成位的芯片組成4KX16位位的存儲系統(tǒng)。的存儲系統(tǒng)。7.2.4 RAM存儲容量的擴展存儲容量的擴展2. 2. 字數(shù)的擴展字數(shù)的擴展用用用用8KX8位的芯片組成位的芯片組成32KX8位的存儲系統(tǒng)。位的存儲系統(tǒng)。RAM1D D0 0

14、D D7 7A A0 0A A1 12 2CE1芯片數(shù)芯片數(shù)=4=4RAM1D D0 0D D7 7A A0 0A A1 12 2CE1RAM1D D0 0D D7 7A A0 0A A1 12 2CE1RAM1D D0 0D D7 7A A0 0A A1 12 2CE1系統(tǒng)地址線數(shù)系統(tǒng)地址線數(shù)=15=15系統(tǒng)系統(tǒng):A0 A14 A13 A14?2000H2001H2002H3FFFH 4000H400H4002H5FFFH 6000H6001H6002H7FFFH 0000H0001H0002H1FFFH芯片芯片:A0 A12 32K8位存儲器系統(tǒng)的地址分配表位存儲器系統(tǒng)的地址分配表各各RA

15、M芯片芯片譯碼器譯碼器有效輸有效輸出端出端擴展的地擴展的地址輸入端址輸入端A14 A138K8位位RAM芯片地址輸入端芯片地址輸入端 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0對應的十對應的十六進制地六進制地址碼址碼 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 10000H0001H0002H1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

16、 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 12000H2001H2002H3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 14000H400H4002H5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 16000H6001H6002H7FFFH A12 A0 C E W E D