1、 集成門電路集成門電路第三章第三章北京郵電大學(xué)北京郵電大學(xué)徐惠民徐惠民數(shù)字集成電路的發(fā)展數(shù)字集成電路的發(fā)展 第一塊集成電路是第一塊集成電路是1958年年9月由美國德州儀月由美國德州儀器公司的工程師器公司的工程師Jack Kilby制成的。制成的。 第一塊集成電路只有第一塊集成電路只有1個晶體管，幾個電阻和個晶體管，幾個電阻和一個電容一個電容 2000年年Jack Kilby為此獲得了諾貝爾物理獎。為此獲得了諾貝爾物理獎。 屬于小規(guī)模集成電路屬于小規(guī)模集成電路(100個晶體管以下個晶體管以下)。 1960年小規(guī)模集成電路每片價格是年小規(guī)模集成電路每片價格是1000美元。美元。 20世紀(jì)世紀(jì)60年

2、代后期，出現(xiàn)中規(guī)模集成電路年代后期，出現(xiàn)中規(guī)模集成電路（幾百到（幾百到1000個晶體管）個晶體管）數(shù)字集成電路的發(fā)展數(shù)字集成電路的發(fā)展 20世紀(jì)世紀(jì)70年代開始，出現(xiàn)大規(guī)模集成電路年代開始，出現(xiàn)大規(guī)模集成電路（幾千到（幾千到1萬個晶體管）萬個晶體管） 從從1980年到現(xiàn)在，是超大規(guī)模集成電路年到現(xiàn)在，是超大規(guī)模集成電路（VLSI）的時代，芯片中晶體管的數(shù)量已）的時代，芯片中晶體管的數(shù)量已經(jīng)從幾萬，到幾十億。經(jīng)從幾萬，到幾十億。 2007年，包含年，包含100億個晶體管的億個晶體管的FLASH存儲器存儲器芯片，開始問世。芯片，開始問世。 請查詢最大容量請查詢最大容量U盤的容量和價格，體會集成盤的

3、容量和價格，體會集成電路的發(fā)展電路的發(fā)展二極管與門電路二極管與門電路 二極管與門電路二極管與門電路 若規(guī)定：系統(tǒng)中的低電平是邏輯若規(guī)定：系統(tǒng)中的低電平是邏輯1，高電平，高電平是邏輯是邏輯0。這樣的系統(tǒng)就是。這樣的系統(tǒng)就是負(fù)邏輯系統(tǒng)負(fù)邏輯系統(tǒng)。 在負(fù)邏輯下表在負(fù)邏輯下表3-2改為：改為：電路實現(xiàn)的是邏輯或門的功能。電路實現(xiàn)的是邏輯或門的功能。正邏輯和負(fù)邏輯正邏輯和負(fù)邏輯 所以，存在著兩種邏輯系統(tǒng)：正邏輯系統(tǒng)所以，存在著兩種邏輯系統(tǒng)：正邏輯系統(tǒng)和負(fù)邏輯系統(tǒng)。和負(fù)邏輯系統(tǒng)。 同樣一個邏輯電路，在不同的邏輯系統(tǒng)中，同樣一個邏輯電路，在不同的邏輯系統(tǒng)中，具有不同的邏輯功能。正邏輯系統(tǒng)中的與具有不同的邏輯

4、功能。正邏輯系統(tǒng)中的與門，在負(fù)邏輯系統(tǒng)就是或門。同樣，正邏門，在負(fù)邏輯系統(tǒng)就是或門。同樣，正邏輯系統(tǒng)中的或門，在負(fù)邏輯系統(tǒng)中就是與輯系統(tǒng)中的或門，在負(fù)邏輯系統(tǒng)中就是與門。門。 同一個電路，在正邏輯系統(tǒng)的的功能和負(fù)同一個電路，在正邏輯系統(tǒng)的的功能和負(fù)邏輯系統(tǒng)中的功能是邏輯系統(tǒng)中的功能是互為對偶互為對偶。三極管反相器三極管反相器 三極管反相器及其開關(guān)等效電路三極管反相器及其開關(guān)等效電路 ：輸入高電平輸入高電平3.0V時，基極電流時，基極電流i b和集電極電流和集電極電流ic為：為：mA54. 0k3 . 4V7 . 0V0 . 3ibmA7 . 4k0 . 1V3 . 0V0 . 5ic只要只要大

5、于大于9電路就是飽和狀態(tài)，輸出低電平電路就是飽和狀態(tài)，輸出低電平輸入低電平輸入低電平0.3V，晶體管截止，電路輸出高電平，晶體管截止，電路輸出高電平三極管反相器三極管反相器 反相器的灌電流負(fù)載：反相器的灌電流負(fù)載： 灌電流負(fù)載在三極管飽和時，灌電流負(fù)載在三極管飽和時，流入三極管；流入三極管； 灌電流太大，三極管能脫離灌電流太大，三極管能脫離飽和，輸出低電平將提高；飽和，輸出低電平將提高； 為了保證三極管可靠飽和，為了保證三極管可靠飽和，灌電流負(fù)載不能太大；灌電流負(fù)載不能太大； 加大集電極電阻，提高飽和加大集電極電阻，提高飽和深度，可以提高灌電流負(fù)載。深度，可以提高灌電流負(fù)載。 三極管反相器三極

6、管反相器 反相器的拉電流負(fù)載：反相器的拉電流負(fù)載： 拉電流負(fù)載在三極管截止時，拉電流負(fù)載在三極管截止時，流出反相器；流出反相器； 拉電流太大，輸出高電平將拉電流太大，輸出高電平將降低；降低； 為了保證反相器正常輸出高為了保證反相器正常輸出高電平，拉電流負(fù)載不能太大；電平，拉電流負(fù)載不能太大； 減小集電極電阻，可以提高減小集電極電阻，可以提高拉電流負(fù)載。拉電流負(fù)載。 TTL集成邏輯門電路集成邏輯門電路 TTL與非門：與非門：多發(fā)射極管多發(fā)射極管T1實現(xiàn)與門功能。實現(xiàn)與門功能。T5是非門。是非門。T3和和T4是非門是非門的負(fù)載。的負(fù)載。T2給給T5和它的和它的負(fù)載提供反相負(fù)載提供反相輸入信號。輸入

7、信號。 TTL集成邏輯門電路集成邏輯門電路 任一輸入為低電平時：任一輸入為低電平時：1V三個三個PN結(jié)，結(jié)，導(dǎo)通需導(dǎo)通需2.1VT2和和T5截止，截止， 輸出高電平。輸出高電平。 TTL集成邏輯門電路集成邏輯門電路 所有輸入都是高電平所有輸入都是高電平3.4V: 1V2.1V三個三個PN結(jié)，結(jié)，全部導(dǎo)通，全部導(dǎo)通，T2飽和飽和T3和和T4截止，截止，T5飽和，飽和，輸出低電平。輸出低電平。 TTL集成邏輯門電路集成邏輯門電路 例例3.2 若與非門的輸入沒有若與非門的輸入沒有外接信號。此時用一個電壓外接信號。此時用一個電壓表測量某一個輸入端的電壓，表測量某一個輸入端的電壓，結(jié)果等于多少？結(jié)果等于

8、多少？ 解：電壓表上測出的電壓應(yīng)解：電壓表上測出的電壓應(yīng)該是該是T1基極電壓減去基極電壓減去0.7V：2.1 0.7 = 1.4 電壓表顯示電壓表顯示1.4V。 TTL集成邏輯門電路集成邏輯門電路 例例3.3 如果如果TTL與非門的一與非門的一個輸入端接一個可變電阻，個輸入端接一個可變電阻，其余輸入端開路。問：這個其余輸入端開路。問：這個電阻值大于多少時就相當(dāng)于電阻值大于多少時就相當(dāng)于接輸入高電平？接輸入高電平？ 解：解：V4 . 1RRRV7 . 0V514.3R = 1.4(3+R)R = 4.2/2.9 = 1.45k所以，當(dāng)輸入電阻大于所以，當(dāng)輸入電阻大于1.45k時，相當(dāng)于輸入高電平

9、。時，相當(dāng)于輸入高電平。 TTL邏輯門的特性參數(shù)邏輯門的特性參數(shù) 電壓傳輸特性電壓傳輸特性 Ui小于小于0.6V，T2和和T5截截止，輸出高電平止，輸出高電平 Ui小于小于1.3V，T2導(dǎo)通，導(dǎo)通，T5截止，輸出線性下降截止，輸出線性下降 Ui大于大于1.3V，T2T5都導(dǎo)通，很快都導(dǎo)通，很快T4截止，輸出截止，輸出低電平低電平 輸出高電平和輸出低電平輸出高電平和輸出低電平 輸入低電平最大值（關(guān)門電平）和輸入高電平最輸入低電平最大值（關(guān)門電平）和輸入高電平最小值（開門電平）小值（開門電平） 抗干擾能力：抗干擾能力：VNL = VOFF VIL ;VNH = VIH VON TTL邏輯門的特性參

10、數(shù)邏輯門的特性參數(shù) 輸入特性輸入特性 高電平輸入電流：是由高電平輸入電流：是由T1晶體管倒置工作的集晶體管倒置工作的集電極電流，以及其他的電極電流，以及其他的漏電流構(gòu)成的，電流流漏電流構(gòu)成的，電流流入入T1，數(shù)量很小，數(shù)量很小 ，微，微安數(shù)量級安數(shù)量級 低電平輸入電流是從輸入端流出到前一級的輸出，低電平輸入電流是從輸入端流出到前一級的輸出，形成對于前一級的灌電流負(fù)載，數(shù)值較大，在毫形成對于前一級的灌電流負(fù)載，數(shù)值較大，在毫安數(shù)量級。安數(shù)量級。 TTL邏輯門的特性參數(shù)邏輯門的特性參數(shù) 輸出特性輸出特性 高電平輸出電流：輸出高電平輸出電流：輸出高電平將隨著高電平輸高電平將隨著高電平輸出電流的增加而

11、線性下出電流的增加而線性下降降 低電平輸出電流：實際低電平輸出電流：實際是灌電流輸入，電流增是灌電流輸入，電流增大時，輸出緩慢增加大時，輸出緩慢增加 輸出短路電流：輸出接地時的輸出電流，是一種輸出短路電流：輸出接地時的輸出電流，是一種極限參數(shù)。極限參數(shù)。 TTL邏輯門的特性參數(shù)邏輯門的特性參數(shù) 電源特性電源特性 低電平電源電流反映與非門在輸出低電平時的電源消低電平電源電流反映與非門在輸出低電平時的電源消耗。輸出低電平時，耗。輸出低電平時，T1的的bc結(jié)導(dǎo)通、結(jié)導(dǎo)通、T2、T5都是飽都是飽和狀態(tài)，都有靜態(tài)電流流過。消耗的電源功率較大。和狀態(tài)，都有靜態(tài)電流流過。消耗的電源功率較大。 高電平電源電流

12、反映與非門在輸出高電平時的電源消高電平電源電流反映與非門在輸出高電平時的電源消耗。輸出高電平時，耗。輸出高電平時，T1的的be結(jié)導(dǎo)通、結(jié)導(dǎo)通、T3、T4都是導(dǎo)都是導(dǎo)通狀態(tài)，在不考慮負(fù)載時，流過的電流都不大，消耗通狀態(tài)，在不考慮負(fù)載時，流過的電流都不大，消耗的電源功率較小。的電源功率較小。 在與非門狀態(tài)轉(zhuǎn)換時，在與非門狀態(tài)轉(zhuǎn)換時，T4和和T5晶體管同時導(dǎo)通，流過晶體管同時導(dǎo)通，流過的電流較大，消耗功率也大。當(dāng)與非門工作頻率提高的電流較大，消耗功率也大。當(dāng)與非門工作頻率提高時，轉(zhuǎn)換的頻度加快，消耗的電源功率也會加大。時，轉(zhuǎn)換的頻度加快，消耗的電源功率也會加大。 TTL邏輯門的特性參數(shù)邏輯門的特性參

13、數(shù) 動態(tài)特性：平均傳輸延遲時間動態(tài)特性：平均傳輸延遲時間 等于高到低傳輸延遲等于高到低傳輸延遲tPHL和低到高傳輸延遲和低到高傳輸延遲tPLH的算術(shù)平均值：的算術(shù)平均值： tpd = (tPHL + tPLH) /2其他其他TTL集成門電路集成門電路 抗飽和抗飽和TTL電路電路 增加抗飽和二增加抗飽和二極管限制三極極管限制三極管的飽和深度，管的飽和深度，減少延遲減少延遲 增加增加T6管，為管，為T5由飽和轉(zhuǎn)向由飽和轉(zhuǎn)向截止時，提供截止時，提供基極存儲電荷基極存儲電荷的有源泄放通的有源泄放通道。道。 用于高速的用于高速的54S/74S系列，以系列，以及及54LS/74LS系列系列 。其他其他TT

14、L集成門電路集成門電路 TTL或非門電路或非門電路 T1A和和T1B是或非是或非門輸入門輸入 T2A和和T2B構(gòu)成共構(gòu)成共發(fā)射極電路，發(fā)發(fā)射極電路，發(fā)射極是兩個輸入射極是兩個輸入的的“或或”，集電，集電極是兩個輸入的極是兩個輸入的“或非或非” 通過通過T5，實現(xiàn)或，實現(xiàn)或非功能非功能 其他其他TTL集成門電路集成門電路 集電極開路門集電極開路門(OC門門) 典型的典型的TTL電路不電路不允許輸出并聯(lián)允許輸出并聯(lián) OC門的輸出級沒門的輸出級沒有負(fù)載管，集電極有負(fù)載管，集電極是開路的，由此得是開路的，由此得名名 幾個幾個OC門的輸出門的輸出是可以并聯(lián)的是可以并聯(lián)的集電極開路與非門及邏輯符號集電極開

15、路與非門及邏輯符號 其他其他TTL集成門電路集成門電路 OC門并聯(lián)后的邏輯功門并聯(lián)后的邏輯功能能 F1、F2和和F的邏輯功能的邏輯功能用表格來顯示：用表格來顯示： F=F1F2 一般稱為一般稱為“線與線與”。 也可以寫為：也可以寫為： F1F2F000010100111CDABCDAB2F1FF實現(xiàn)對于輸入的實現(xiàn)對于輸入的“與或非與或非”功功能能其他其他TTL集成門電路集成門電路 TTL三態(tài)門三態(tài)門 EN=1，二極管，二極管截止，電路按截止，電路按正常邏輯工作正常邏輯工作 EN=0，二極管，二極管導(dǎo)通，導(dǎo)通，T3輸入輸入低電平，低電平，T4截截止，止，T5也是截也是截止：輸出高阻止：輸出高阻抗

16、?？?。 三態(tài)門電路及其邏輯符號三態(tài)門電路及其邏輯符號 其他其他TTL集成門電路集成門電路 三態(tài)門是有三種輸出狀態(tài)的邏輯門：邏輯三態(tài)門是有三種輸出狀態(tài)的邏輯門：邏輯0，邏輯邏輯1和高阻抗，由使能信號來控制。使能和高阻抗，由使能信號來控制。使能信號可以是高電平有效，也可以是低電平信號可以是高電平有效，也可以是低電平有效有效 幾個三態(tài)門的輸出是可以并聯(lián)的，但是要幾個三態(tài)門的輸出是可以并聯(lián)的，但是要求只能有一個三態(tài)門的使能信號是有效的求只能有一個三態(tài)門的使能信號是有效的 三態(tài)門經(jīng)常用作三態(tài)緩沖器三態(tài)門經(jīng)常用作三態(tài)緩沖器其他其他TTL集成門電路集成門電路 74LS244八輸入緩沖器八輸入緩沖器CMOS集

17、成電路集成電路 MOS集成電路有集成電路有NMOS、PMOS、CMOS等許多不同的品種。由于等許多不同的品種。由于CMOS集成電路集成電路的特出的優(yōu)點?，F(xiàn)在實際使用的的特出的優(yōu)點?，F(xiàn)在實際使用的MOS集成集成電路，幾乎都是電路，幾乎都是CMOS電路。電路。 MOS管分為耗盡型管分為耗盡型MOS管和增強(qiáng)型管和增強(qiáng)型MOS管。管。在數(shù)字集成電路中，采用都是增強(qiáng)型在數(shù)字集成電路中，采用都是增強(qiáng)型MOS管。管。 增強(qiáng)型增強(qiáng)型MOS管管 必須在柵源之間的電壓大于必須在柵源之間的電壓大于開啟電壓時，開啟電壓時，MOS管才導(dǎo)通。管才導(dǎo)通。CMOS集成電路集成電路 PMOS管的開啟電壓管的開啟電壓 UTP 0

18、 。當(dāng)。當(dāng)|UGS| |UTP| 時，時，PMOS管才導(dǎo)通。管才導(dǎo)通。 NMOS管的開啟電壓管的開啟電壓 UTN0。只有當(dāng)。只有當(dāng)UGSUTN 時，時， NMOS管才導(dǎo)通。管才導(dǎo)通。 NMOS管的襯底要接電路中最低電位點，管的襯底要接電路中最低電位點， PMOS管的襯底要接電路中最高電位點。管的襯底要接電路中最高電位點。 CMOS反相器反相器 TN是是NMOS管，是反相器的驅(qū)管，是反相器的驅(qū)動管。動管。TP是是PMOS管，是反相器管，是反相器的負(fù)載管。的負(fù)載管。 當(dāng)輸入當(dāng)輸入ui=0V時，時，TP管導(dǎo)通，故管導(dǎo)通，故TN管截止。輸出管截止。輸出uo等于高電平等于高電平VDD 。 當(dāng)當(dāng)ui= V

19、DD 時，時，TP管截止，管截止，TN管管導(dǎo)通，輸出導(dǎo)通，輸出uo等于低電平等于低電平0V。 電路實現(xiàn)了反相器的功能。電路實現(xiàn)了反相器的功能。 CMOS反相器反相器 電壓傳輸特性電壓傳輸特性 輸出高電平接近輸出高電平接近VDD，輸出低電平接近輸出低電平接近0V，輸，輸出信號幅度大。出信號幅度大。 狀態(tài)轉(zhuǎn)換發(fā)生在輸入等狀態(tài)轉(zhuǎn)換發(fā)生在輸入等于約于約VDD/2。 最大輸入低電平最大輸入低電平VILmax較大，最小輸入高電平較大，最小輸入高電平VIHmin較小，所以抗干較小，所以抗干擾能力較強(qiáng)。擾能力較強(qiáng)。 CMOS反相器反相器 電源特性電源特性 CMOS反相器處于靜止反相器處于靜止?fàn)顟B(tài)時，流過反相器

20、的狀態(tài)時，流過反相器的電流近似等于電流近似等于0。 在狀態(tài)轉(zhuǎn)換時，兩個管在狀態(tài)轉(zhuǎn)換時，兩個管子都會導(dǎo)通，有瞬時的子都會導(dǎo)通，有瞬時的大電流流過，動態(tài)功耗大電流流過，動態(tài)功耗較大：較大： PD = CPDUDD2 fi 動態(tài)功耗隨工作頻率增大而增大。動態(tài)功耗隨工作頻率增大而增大。其他其他CMOS邏輯電路邏輯電路 CMOS與非門與非門 電路分析可以用表格表示：電路分析可以用表格表示：電路實現(xiàn)與非邏輯，是與非門。電路實現(xiàn)與非邏輯，是與非門。其他其他CMOS邏輯電路邏輯電路 CMOS或非門或非門 電路分析可以用表格表示：電路分析可以用表格表示：電路實現(xiàn)或非邏輯，是電路實現(xiàn)或非邏輯，是CMOS或非門?；?/p>

21、非門。其他其他CMOS邏輯電路邏輯電路 一般的一般的CMOS邏輯門邏輯門 由一個由一個PMOS網(wǎng)絡(luò)和一個網(wǎng)絡(luò)和一個NMOS網(wǎng)絡(luò)連接而成。兩個網(wǎng)網(wǎng)絡(luò)連接而成。兩個網(wǎng)絡(luò)的連接點是電路的輸出。絡(luò)的連接點是電路的輸出。 NMOS網(wǎng)絡(luò)中，網(wǎng)絡(luò)中，NMOS管串聯(lián)管串聯(lián)實現(xiàn)邏輯實現(xiàn)邏輯“與與”的功能，的功能，NMOS管并聯(lián)實現(xiàn)邏輯管并聯(lián)實現(xiàn)邏輯“或或”的功能。的功能。 PMOS網(wǎng)絡(luò)中，網(wǎng)絡(luò)中，PMOS管的串管的串聯(lián)對應(yīng)邏輯聯(lián)對應(yīng)邏輯“或或”的功能，的功能，PMOS管的并聯(lián)對應(yīng)邏輯管的并聯(lián)對應(yīng)邏輯“與與”的功能。的功能。 同一個輸入信號要連接到相應(yīng)同一個輸入信號要連接到相應(yīng)的的NMOS管和管和PMOS管。管。

22、 整個網(wǎng)絡(luò)還要實現(xiàn)邏輯整個網(wǎng)絡(luò)還要實現(xiàn)邏輯“非非”功能。功能。其他其他CMOS邏輯電路邏輯電路 CMOS異或門異或門 先對異或函數(shù)求反：先對異或函數(shù)求反： NMOS網(wǎng)絡(luò)中，應(yīng)該是兩個網(wǎng)絡(luò)中，應(yīng)該是兩個NMOS管的串聯(lián)，再由兩個這管的串聯(lián)，再由兩個這樣的串聯(lián)電路的并聯(lián)樣的串聯(lián)電路的并聯(lián) PMOS網(wǎng)絡(luò)中，應(yīng)該是兩個網(wǎng)絡(luò)中，應(yīng)該是兩個PMOS管的并聯(lián)，再由兩個這管的并聯(lián)，再由兩個這樣的并聯(lián)電路的串聯(lián)樣的并聯(lián)電路的串聯(lián) 兩個網(wǎng)絡(luò)的連接點輸出異或函兩個網(wǎng)絡(luò)的連接點輸出異或函數(shù)數(shù)Y。ABBA)BA)(BA(Y其他其他CMOS邏輯電路邏輯電路 CMOS三態(tài)門三態(tài)門 CMOS三態(tài)門的電路形式可三態(tài)門的電路形式

23、可以有多種。以有多種。 如圖是一個高電平控制的三如圖是一個高電平控制的三態(tài)門。當(dāng)使能輸入態(tài)門。當(dāng)使能輸入EN是低是低電平時，與非門電平時，與非門G1輸出輸出1，或非門或非門G2輸出輸出0，使得，使得PMOS管管TP和和NMOS管管TN都都截止，輸出高阻抗。而當(dāng)截止，輸出高阻抗。而當(dāng)EN是高電平時，不會對是高電平時，不會對G1和和G2的輸出產(chǎn)生影響，的輸出產(chǎn)生影響，F(xiàn) =A。實現(xiàn)了三態(tài)同相緩沖。實現(xiàn)了三態(tài)同相緩沖器的邏輯要求。器的邏輯要求。 其他其他CMOS邏輯電路邏輯電路 CMOS 傳輸門傳輸門 CMOS傳輸門是由一傳輸門是由一個個PMOS管和一個管和一個NMOS管并聯(lián)而構(gòu)成管并聯(lián)而構(gòu)成 CM

24、OS傳輸門相當(dāng)于傳輸門相當(dāng)于一個可控的開關(guān)。由一個可控的開關(guān)。由柵極的控制信號決定柵極的控制信號決定開關(guān)是斷開還是接通。開關(guān)是斷開還是接通。而且由于而且由于MOS管源極管源極和漏極的對稱性，開和漏極的對稱性，開關(guān)的傳輸可以是雙向關(guān)的傳輸可以是雙向的。的。 ECL集成電路集成電路 ECLECL也是一種雙極型晶體三極管邏輯電路。也是一種雙極型晶體三極管邏輯電路。 它和它和TTLTTL邏輯電路不同之處是：邏輯電路不同之處是：ECLECL所含的所含的三極管只工作在截止區(qū)和臨界飽和區(qū)。因三極管只工作在截止區(qū)和臨界飽和區(qū)。因而三極管的基區(qū)沒有多余的存儲電荷，所而三極管的基區(qū)沒有多余的存儲電荷，所以三極管沒有存儲時間以三極管沒有存儲時間; ;且電路的輸入、輸且電路的輸入、輸出邏輯振幅小，從而進(jìn)一步提高了邏輯電出邏輯振幅小，從而進(jìn)一步提高了邏輯電路的開關(guān)速度。路的開關(guān)速度。 是當(dāng)前速度最快的邏輯電路。是當(dāng)前速度最快的邏輯電路。 ECL集成電路集成電路 基本基本ECL電路電路 |圖中圖中VTVT1 1、VTVT2 2組成差分放大器，其中組成差分放大器，其中VTVT1A1A、VTVT1B1B并并聯(lián)電路完成線聯(lián)電路完成線“或或”邏輯功能邏輯功能; VT; VT3 3、R R3 3和和VTVT4 4、R R4 4是兩