1、第3章 數(shù)據(jù)對象和數(shù)據(jù)類型3.1 數(shù)據(jù)對象數(shù)據(jù)對象 數(shù)據(jù)對象：通俗理解，數(shù)據(jù)對象是存放數(shù)據(jù)的數(shù)據(jù)對象：通俗理解，數(shù)據(jù)對象是存放數(shù)據(jù)的容器，在容器，在vhdl中數(shù)據(jù)對象有中數(shù)據(jù)對象有3種種 （1）常量（）常量（constant) （2）信號（）信號（signal) （3）變量（）變量（variable) 一、常量用來確定默認(rèn)值，相當(dāng)于電路中的固定電平格式：constant 常量名：數(shù)據(jù)類型：=常量值；例：constant A1 :bit:=1;constant B1 :bit_vector(3 downto 0):=“1010”; 二、信號 信號代表電路中的“硬”連線，即用于電路的輸入/輸出端口

2、，也用于電路內(nèi)部各元件之間的互聯(lián)。 格式：signal 信號名：數(shù)據(jù)類型:=初值；（初值可省略） 例：signal a，b：bit； 信號的賦值：用“=“符號對信號進(jìn)行賦值 例：a=1; b=0; 信號賦值的特點：信號賦值是有延時的；且信號賦值是并發(fā)的；信號是全局的，在整個結(jié)構(gòu)體中全局使用 三、變量 變量僅用于局部電路的描述，是臨時存放數(shù)據(jù)的單元，變量只能在進(jìn)程，函數(shù)等中使用。 格式：VARIABLE 變量名：數(shù)據(jù)類型【：=初值】； 例：variable c，d：bit 變量的賦值：用“:=”對變量進(jìn)行賦值，對變量賦值是瞬時完成的，只是在局部進(jìn)程和函數(shù)，過程中使用 例：c:=1; D:=0;3

3、.2 數(shù)據(jù)類型一、預(yù)定義的數(shù)據(jù)類型1、布爾類型（boolean） 取值：true，false 運算：邏輯運算2、位類型（bit）: 取值：取0和1兩個值 運算：邏輯運算 例：signal tp:bit Tp=0;3、位矢量（bit_vector）：位矢量 注：定義位矢量時，要注意位矢量的寬度和次序賦值時可整體賦值，也可每1位單獨賦值 運算：位矢量和位類型的數(shù)據(jù)只能進(jìn)行邏輯運算 例：signal data：bit_vector(3 downtown 0)； Signal y,temp:bit_vector(0 to 3); data=”1110”(data(3)=1,data(2)=1,data

4、(1)=1 data(0)=0) 單獨1位賦值：data（3）=0； y=”ZZZZ”; y=(0,1,0,1); y0); y0,others=1); 3、整數(shù)（integer）取值：提供最大32位的整數(shù)，整數(shù)范圍（ ）注：定義整數(shù)時，應(yīng)制定整數(shù)的范圍，便于綜合，否則綜合器默認(rèn)的位數(shù)是32位。運算：整數(shù)類型只能進(jìn)行算術(shù)運算例：signal d：integer range 0 to 15; Signal f:integer; d=15(綜合后位F，4位)； f=15(綜合后位0000000F)1223131注意：定義整數(shù)指定了范圍，也就是制定了定義整數(shù)的二進(jìn)制位數(shù)，當(dāng)自身加一時，整數(shù)值可超限，

5、但是在對其進(jìn)行具體的賦值時，不可超限 例：signal temp;integer 0 to 26 Temp=27(錯誤) temp=temp+1(按照5為2進(jìn)制數(shù)相加，可加到32)4、 標(biāo)準(zhǔn)邏輯位類型（std_logic） 標(biāo)準(zhǔn)邏輯位矢量（std_logic_vector）取值：具有8種不同的值，為什么引入8值， 主要是考慮兩個及兩個以上的電路輸出 端如連在同一節(jié)點上，此點的電平與電 路驅(qū)動能力有關(guān)，驅(qū)動能力強(qiáng)的輸出可 將節(jié)點電平強(qiáng)行拉高或是拉低，因此建 立多值系統(tǒng)是為了對這種情況進(jìn)行分析。8值： x 強(qiáng)不確定值 0強(qiáng)0 1強(qiáng)1 Z高阻 W弱不確定值 L弱0 H弱1 -不能出現(xiàn)的情況 實際中只

6、有0.1，Z能被綜合運算：位矢量是位類型數(shù)據(jù)的集合，同樣要注意數(shù) 據(jù)的寬度和次序，而且只能進(jìn)行邏輯運算例： signal aa:std_logic_vector(3 downto 0); aa=“zzzz”; aa=“1011”; aa(3)=1;5、有符號數(shù)（signed）和無符號數(shù)（unsigned）取值：定義和std_logic_vector相同，但支持算術(shù)運算。 運算：算術(shù)運算 例：signal aa：signed(7 downto 0); Signal bb:unsigned(7 downto 0); aa=”11111111”; bb=”11111111”; 有符號數(shù) 無符號數(shù) 0

7、0H7FH 0127 0127 80HFFH -128-1 128255 二、用戶定義的數(shù)據(jù)類型（根據(jù)用戶的需求，重新定義新的數(shù)據(jù)類型） 1、用戶定義的整數(shù)類型格式：type 數(shù)據(jù)類型 is 范圍 例：type my_integer is range 0 to 100 Signal data1:my_integer;2、用戶定義的枚舉類型 數(shù)據(jù)類型的值由指定的枚舉值確定 格式：type 數(shù)據(jù)類型 is (枚舉值) 例：type mylogic is (0,1,Z) Type state is (s0,s1,s2); Signal ps:state; Ps=s0; 用戶定義的數(shù)據(jù)類型可存放在自定

8、義的程序中，也可在主程序中直接定義 3、子類型 在原有的數(shù)據(jù)類型的基礎(chǔ)上加一些約束條件，可 定義該數(shù)據(jù)類型的子類型。格式：subtype 子數(shù)據(jù)類型 is 母數(shù)據(jù)類型 范圍 例：subtype mylogic is integer range 0 to 10; Subtype mystate is state range s0 to s1;3.3 數(shù)據(jù)類型間的轉(zhuǎn)換（見書） conv_integer(p):將integer,unsigned,signed,std_logic或者std_ulogic的操作數(shù)p轉(zhuǎn)換為integer類型.注意：不包含std_logic_vector conv_unsigned(p,b):將integer,unsigned,signed,或者std_ulogic的操作數(shù)p轉(zhuǎn)換為位寬為b的unsigned類型. conv_signed(p,b):將integer,unsigned,si