1、3.3 3.3 練習題練習題一、選擇題一、選擇題1 1、存儲字長是指、存儲字長是指( B )( B )。A. A. 存放在一個存儲單元中的二進制代碼組存放在一個存儲單元中的二進制代碼組合；合；B. B. 存放在一個存儲單元中的二進制代碼個存放在一個存儲單元中的二進制代碼個數(shù)；數(shù)；C. C. 存儲單元的個數(shù)。存儲單元的個數(shù)。2 2、存儲單元是指、存儲單元是指(B )(B )。A. A. 存放一個字節(jié)的所有存儲元的集合；存放一個字節(jié)的所有存儲元的集合；B. B. 存放一個機器字的所有存儲元的集合；存放一個機器字的所有存儲元的集合；C. C. 存放一個二進制信息位的存儲元的集合。存放一個二進制信息位

2、的存儲元的集合。3 3、和外存儲器相比，內(nèi)存的特點是、和外存儲器相比，內(nèi)存的特點是 ( A)( A)。A. A. 容量小、速度快、成本高；容量小、速度快、成本高；B. B. 容量小、速度快、成本低；容量小、速度快、成本低；C. C. 容量大、速度快、成本高；容量大、速度快、成本高；D. D. 容量大、速度快、成本低。容量大、速度快、成本低。4 4、計算機的存儲器采用分級存儲體系（多、計算機的存儲器采用分級存儲體系（多級結構）的主要目的是級結構）的主要目的是( D )( D )。A. A. 便于讀便于讀/ /寫數(shù)據(jù)；寫數(shù)據(jù)；B. B. 減小機箱的體積；減小機箱的體積；C. C. 便于系統(tǒng)升級；便

3、于系統(tǒng)升級；D. D. 解決存儲容量、價格和存取速度之間的解決存儲容量、價格和存取速度之間的矛盾。矛盾。5 5、某、某SRAMSRAM芯片，其存儲容量為芯片，其存儲容量為64K64K1616位，該芯片的地址線和數(shù)據(jù)線數(shù)目為位，該芯片的地址線和數(shù)據(jù)線數(shù)目為( D)( D)。A. 64A. 64，1616； B. 16B. 16，6464；C. 64C. 64，8 8； D. 16D. 16，1616。6 6、一個、一個16K16K3232位的存儲器，其地址線和位的存儲器，其地址線和數(shù)據(jù)線的總和是數(shù)據(jù)線的總和是 ( B)( B)。A. 48A. 48； B. 46B. 46； C. 36C. 36

4、。7 7、一個、一個512KB512KB的（的（SRAMSRAM）存儲器，其地）存儲器，其地址線和數(shù)據(jù)線的總和是址線和數(shù)據(jù)線的總和是 (C)(C)。A. 17A. 17； B. 19B. 19； C. 27C. 27。8 8、某計算機的字長是、某計算機的字長是1616位，它的存儲容位，它的存儲容量是量是64KB64KB，按字編址，它的尋址范圍，按字編址，它的尋址范圍是是 ( C)( C)。A.64KA.64K； ( 0(64K-1) )(064K)( 0(64K-1) )(064K)B.32KBB.32KB； ( 032KB )( 032KB )C.32KC.32K； ( 0(32K-1) )

5、(032K)( 0(32K-1) )(032K)D.64KBD.64KB。 ( 064KB )( 064KB )9 9、某機字長、某機字長3232位，其存儲容量為位，其存儲容量為1MB1MB。若按字編址，它的尋址范圍是若按字編址，它的尋址范圍是 ( C )( C )。A. 0A. 0（1M-11M-1）；）；B. 0B. 0（512K-1512K-1）B B；C.0C.0（256K-1256K-1）；）；D.0256KBD.0256KB。1010、某計算機的字長是、某計算機的字長是3232位，其存儲容位，其存儲容量為量為4MB4MB。若按半字編址，它的尋址。若按半字編址，它的尋址范圍是范圍是

6、( C )( C )。A.04MBA.04MB；B. 02MBB. 02MB；C.0C.0（2M-12M-1）；）； D.0D.0（1MB-11MB-1）。）。 11 11、某計算機字長、某計算機字長3232位，其存儲容量為位，其存儲容量為16MW16MW。若按雙字編址，它的尋址范圍。若按雙字編址，它的尋址范圍是是 ( B)( B)。A. 0A. 0（16M-116M-1）；）；B. 0B. 0（8M-18M-1）；）；C. 0C. 0（8MB-18MB-1）；）；D. 0D. 0（16MB-116MB-1）。）。1212、某、某SRAMSRAM芯片，其容量為芯片，其容量為5125128 8位

7、，位，除電源和接地端外，該芯片引出線的除電源和接地端外，該芯片引出線的最小數(shù)目是最小數(shù)目是 ( D)( D)。A.23A.23； B. 25B. 25； C.50C.50； D.19D.19。 1313、相聯(lián)存儲器是按、相聯(lián)存儲器是按 (C)(C)進行尋址的存儲進行尋址的存儲器。器。A. A. 地址指定方式；地址指定方式；B. B. 堆棧存取方式；堆棧存取方式；C. C. 內(nèi)容指定方式；內(nèi)容指定方式；D. D. 地址指定與堆棧存取方式結合。地址指定與堆棧存取方式結合。1414、交叉存儲器實質是一種、交叉存儲器實質是一種 (A)(A)存儲器，存儲器，它能它能( ) ( ) 執(zhí)行執(zhí)行( ) ( )

8、 獨立的讀獨立的讀/ /寫操作。寫操作。A.A.模塊式，并行，多個；模塊式，并行，多個； B.B.模塊式，串行，多個；模塊式，串行，多個；C.C.整體式，并行，一個；整體式，并行，一個； D.D.整體式，串行，多個。整體式，串行，多個。 1515、一個四體并行交叉存儲器，每個模、一個四體并行交叉存儲器，每個模塊的容量是塊的容量是16K16K3232位，存取周期為位，存取周期為200ns200ns，在下述說法中，在下述說法中(B )(B )是正確的。是正確的。A. A. 在在200ns200ns內(nèi)，該存儲器能向內(nèi)，該存儲器能向CPUCPU提供提供256256位二進制信息；位二進制信息；B. B.

9、 在在200ns200ns內(nèi)，該存儲器能向內(nèi)，該存儲器能向CPUCPU提供提供128128位二進制信息；位二進制信息；C. C. 在在50ns50ns內(nèi)，每個存儲模塊能向內(nèi)，每個存儲模塊能向CPUCPU提提供供3232位二進制信息；位二進制信息；D. D. 在在50ns50ns內(nèi)，該存儲器能向內(nèi)，該存儲器能向CPUCPU提供提供128128位二進制信息。位二進制信息。1616、在主存儲器和、在主存儲器和CPUCPU之間增加之間增加CacheCache的的目的是目的是 (C) (C) 。A. A. 擴大主存儲器的容量；擴大主存儲器的容量；B. B. 擴大擴大CPUCPU中通用寄存器的數(shù)量；中通用

10、寄存器的數(shù)量；C. C. 解決解決CPUCPU和主存之間的速度匹配問題；和主存之間的速度匹配問題；D. D. 既擴大主存容量又提高了存取速度。既擴大主存容量又提高了存取速度。1717、采用虛擬存儲器的主要目的是、采用虛擬存儲器的主要目的是(C) (C) 。A. A. 提高主存的存取速度；提高主存的存取速度； B. B. 提高外存的存取速度；提高外存的存取速度；C. C. 擴大存儲器的尋址空間擴大存儲器的尋址空間且能自動進行管且能自動進行管理和調度；理和調度； D. D. 擴大外存的存取空間。擴大外存的存取空間。 1818、常用的虛擬存儲系統(tǒng)由、常用的虛擬存儲系統(tǒng)由 (A) (A) 兩級存儲兩級

11、存儲器組成。器組成。A. A. 主存主存- -輔存；輔存；B. Cache-B. Cache-主存；主存；C. Cache-C. Cache-輔存；輔存；D. D. 通用寄存器通用寄存器- -主存。主存。1919、CPUCPU通過指令訪問主存所用的程序地通過指令訪問主存所用的程序地址叫做址叫做(B) (B) 。A. A. 邏輯地址；邏輯地址； B. B. 物理地址；物理地址；C. C. 真實地址。真實地址。 2020、在程序的執(zhí)行過程中，、在程序的執(zhí)行過程中，CacheCache與主存的與主存的地址映射是由地址映射是由 ( C) ( C) 。A. A. 操作系統(tǒng)來管理的；操作系統(tǒng)來管理的；B.

12、 B. 程序員來調度的；程序員來調度的；C. C. 硬件自動完成的；硬件自動完成的；D. D. 操作系統(tǒng)輔助相應的硬件來完成的。操作系統(tǒng)輔助相應的硬件來完成的。2121、以下四種類型的半導體存儲器中，以傳、以下四種類型的半導體存儲器中，以傳送同樣多的字為比較條件，則讀出數(shù)據(jù)傳送同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是輸率最高的是(B ) (B ) 。A. DRAMA. DRAM； B. SRAMB. SRAM；C. FLASHC. FLASH； D. EPROMD. EPROM。 2222、雙端口存儲器之所以能高速進行讀、雙端口存儲器之所以能高速進行讀/ /寫，寫，是因為采用了是因為采用

13、了 ( B) ( B) 。A. A. 高速芯片；高速芯片；B. B. 兩套相互獨立的讀兩套相互獨立的讀/ /寫電路；寫電路；C. C. 流水技術；流水技術；D. D. 新型器件。新型器件。2323、雙端口存儲器、雙端口存儲器(B)(B)情況下會發(fā)生讀情況下會發(fā)生讀/ /寫沖寫沖突突 。A.A.左端口與右端口的地址碼不同；左端口與右端口的地址碼不同； B.B.左端口與右端口的地址碼相同；左端口與右端口的地址碼相同；C.C.左端口與右端口的數(shù)據(jù)碼相同；左端口與右端口的數(shù)據(jù)碼相同；D.D.左端口與右端口的數(shù)據(jù)碼不同。左端口與右端口的數(shù)據(jù)碼不同。 2424、下列因素中，與、下列因素中，與CacheCa

14、che的命中率無的命中率無關的是關的是 (A) (A) 。A. A. 主存的存取時間；主存的存取時間；B. B. 塊的大小；塊的大??；C. CacheC. Cache的組織方式；的組織方式；D. CacheD. Cache的容量。的容量。2525、在、在CacheCache的地址映射中，若主存中的的地址映射中，若主存中的任意一塊均可映射到任意一塊均可映射到CacheCache內(nèi)的任意一行內(nèi)的任意一行的位置上，則這種方法稱為的位置上，則這種方法稱為 (A) (A) 。A.A.全相聯(lián)映射；全相聯(lián)映射； B.B.直接映射；直接映射；C.C.組相聯(lián)映射；組相聯(lián)映射；D.D.混合映射?；旌嫌成?。 262

15、6、下列說法中不正確的是、下列說法中不正確的是 ( A) ( A) 。A. A. 每個程序的虛地址空間可以遠大于實每個程序的虛地址空間可以遠大于實地址空間，也可以遠小于實地址空間；地址空間，也可以遠小于實地址空間；B. B. 多級存儲體系由多級存儲體系由CacheCache，主存和虛擬存，主存和虛擬存儲器構成；儲器構成；C. CacheC. Cache和虛擬存儲器這兩種存儲器管理和虛擬存儲器這兩種存儲器管理策略都利用了程序的局部性原理；策略都利用了程序的局部性原理；D. D. 當當CacheCache未命中時，未命中時，CPUCPU可以直接訪問可以直接訪問主存，而外存與主存，而外存與CPUCP

16、U之間則沒有直接通之間則沒有直接通路。路。2727、下列說法中正確的是、下列說法中正確的是 ( C ) ( C ) 。A. A. 虛擬存儲器技術提高了計算機的速度；虛擬存儲器技術提高了計算機的速度；B. B. 若主存由兩部分組成，容量分別為若主存由兩部分組成，容量分別為2 2n n和和2 2mm，則主存地址共需要，則主存地址共需要n+mn+m位；位；C. C. 閃存是一種高密度、非易失性的讀閃存是一種高密度、非易失性的讀/ /寫寫半導體存儲器；半導體存儲器；D. D. 存取時間是指連續(xù)兩次讀操作所需最存取時間是指連續(xù)兩次讀操作所需最小時間間隔。小時間間隔。2828、下列說法中正確的是、下列說法

17、中正確的是 (C) (C) 。A. A. 半導體半導體RAMRAM信息可讀可寫，且斷電后信息可讀可寫，且斷電后仍能保持記憶；仍能保持記憶；B. B. 半導體半導體DRAMDRAM是易失性的，而是易失性的，而SRAMSRAM則則不是；不是；C. SRAMC. SRAM只有在電源不掉的時候，所存信只有在電源不掉的時候，所存信息是不易失的。息是不易失的。2929、通常計算機的內(nèi)存儲器可采用、通常計算機的內(nèi)存儲器可采用 ( A ) ( A ) 。A. RAMA. RAM和和ROMROM；B. ROMB. ROM；C. RAMC. RAM。3030、DRAMDRAM地址分兩次輸入（行選通地址分兩次輸入（

18、行選通RASRAS* *和列選通和列選通CASCAS* *）的目的是）的目的是 ( B ) ( B ) 。A. A. 縮短讀縮短讀/ /寫時間；寫時間；B. B. 減少芯片引出端線數(shù)；減少芯片引出端線數(shù)；C. C. 刷新。刷新。3131、SRAMSRAM寫入數(shù)據(jù)的條件是寫入數(shù)據(jù)的條件是 ( A) ( A) 。A. A. 寫入的地址應比寫控制信號（寫入的地址應比寫控制信號（R/WR/W* *=0=0）早到達；早到達；B. B. 寫入的地址應與寫控制信號（寫入的地址應與寫控制信號（R/WR/W* *=0=0）同時到達；同時到達；C. C. 寫入的地址應比寫控制信號（寫入的地址應比寫控制信號（R/W

19、R/W* *=0=0）遲到達。遲到達。3232、如果一個存儲單元被訪問，這個存儲、如果一個存儲單元被訪問，這個存儲單元有可能很快會再被訪問，這種特性單元有可能很快會再被訪問，這種特性稱為稱為 ( A) ( A) 。A. A. 時間局部性；時間局部性；B. B. 空間局部性；空間局部性；C. C. 程序局部性；程序局部性；D.D.數(shù)據(jù)局部性。數(shù)據(jù)局部性。3333、如果一個存儲單元被訪問，這個存儲、如果一個存儲單元被訪問，這個存儲單元及其鄰近的存儲單元有可能很快會單元及其鄰近的存儲單元有可能很快會被訪問，這種特性稱為被訪問，這種特性稱為 ( B) ( B) 。ABCDABCD同上題。同上題。343

20、4、下列元件中存取速度最快的是、下列元件中存取速度最快的是 (B ) (B ) 。A. CacheA. Cache； B. B. 寄存器；寄存器；C. C. 內(nèi)存；內(nèi)存； D.D.外存。外存。3535、下面所述不正確的是、下面所述不正確的是 ( C ) ( C ) 。A. A. 隨機存儲器可以隨時存取信息，掉電隨機存儲器可以隨時存取信息，掉電后信息丟失；后信息丟失；B. B. 在訪問隨機存儲器時，訪問時間與單元在訪問隨機存儲器時，訪問時間與單元的物理位置無關；的物理位置無關；C. C. 內(nèi)存中存儲的信息均是不可改變的；內(nèi)存中存儲的信息均是不可改變的；D. D. 隨機存儲器和只讀存儲器可以統(tǒng)一編

21、隨機存儲器和只讀存儲器可以統(tǒng)一編址。址。3636、640KB640KB的內(nèi)存容量為的內(nèi)存容量為 (C) (C) 。A. 640000A. 640000字節(jié)；字節(jié)； B. 64000B. 64000字節(jié)；字節(jié)；C. 655360C. 655360字節(jié)；字節(jié)； D.32000D.32000字節(jié)。字節(jié)。3737、若存儲器中有、若存儲器中有1K1K個存儲單元，采用個存儲單元，采用雙譯碼（二維譯碼、重合尋址法）方式雙譯碼（二維譯碼、重合尋址法）方式時將有譯碼輸出線時將有譯碼輸出線 (D)(D)條條 。A. 1024A. 1024；B. 0B. 0；C. 32C. 32；D. 64D. 64。3838、組

22、成、組成2M 2M 8bit 8bit的內(nèi)存，可以使用的內(nèi)存，可以使用( C) ( C) 。A. 1M A. 1M 8bit 8bit進行并聯(lián)進行并聯(lián) ；B. 1M B. 1M 4bit 4bit 進行串聯(lián)；進行串聯(lián)；C. 2M C. 2M 4bit 4bit 進行并聯(lián)；進行并聯(lián)； D. 2M D. 2M 4bit 4bit 進行串聯(lián)。進行串聯(lián)。3939、RAMRAM芯片串聯(lián)時可以芯片串聯(lián)時可以 (B) (B) 。A. A. 增加存儲器字長；增加存儲器字長；B. B. 增加存儲單元數(shù)量；增加存儲單元數(shù)量；C. C. 提高存儲器速度；提高存儲器速度；D. D. 降低存儲器的平均價格。降低存儲器的

23、平均價格。4040、下列有關高速緩沖存儲器、下列有關高速緩沖存儲器CacheCache的說的說法正確的是法正確的是(B) (B) 。A. A. 只能在只能在CPUCPU之外之外 ；B. CPUB. CPU內(nèi)外都可以設置內(nèi)外都可以設置CacheCache；C. C. 只能在只能在CPUCPU之內(nèi)；之內(nèi)； D. D. 若存在若存在CacheCache，CPUCPU就不能再訪問主存。就不能再訪問主存。二、判斷題二、判斷題1 1、多體交叉存儲器主要解決擴充容量、多體交叉存儲器主要解決擴充容量的問題。的問題。( (錯錯) )2 2、雙端口存儲器之所以能高速讀寫，、雙端口存儲器之所以能高速讀寫，是因為采用

24、了流水技術。是因為采用了流水技術。( (錯錯) ) 3 3、在、在CPUCPU和內(nèi)存之間增加和內(nèi)存之間增加cachecache的目的目的是為了增加內(nèi)存容量，同時加快的是為了增加內(nèi)存容量，同時加快存取速度。存取速度。 ( (錯錯) )4 4、CPUCPU訪問存儲器的時間是由存儲體訪問存儲器的時間是由存儲體的容量決定的，容量越大，訪問存的容量決定的，容量越大，訪問存儲器所需時間越長。儲器所需時間越長。( (錯錯) ) 5 5、因為、因為DRAMDRAM是破壞性讀出，必須不是破壞性讀出，必須不斷地刷新。斷地刷新。( (錯錯) ) 6 6、RAMRAM中的任何一個單元都可以隨時中的任何一個單元都可以隨

25、時訪問。訪問。( (對對) ) 7 7、ROMROM中的任何一個單元不能隨機訪中的任何一個單元不能隨機訪問。問。( (錯錯) )8 8、一般情況下，、一般情況下，ROMROM和和RAMRAM在主存儲在主存儲器中是統(tǒng)一編址的。器中是統(tǒng)一編址的。( (對對) ) 9 9、在當今的計算機系統(tǒng)中，存儲器是、在當今的計算機系統(tǒng)中，存儲器是數(shù)據(jù)傳送的中心，但訪問存儲器的請數(shù)據(jù)傳送的中心，但訪問存儲器的請求是由求是由CPUCPU或或I/OI/O發(fā)出的。發(fā)出的。( (對對) )1010、EPROMEPROM是可改寫的，因而也是隨機存儲是可改寫的，因而也是隨機存儲器的一種。器的一種。( (錯錯) )11 11、

26、DRAMDRAM和和SRAMSRAM都是易失性半導體存儲器。都是易失性半導體存儲器。( (對對) ) 1212、CacheCache存儲器的內(nèi)容是執(zhí)行程序時逐步調存儲器的內(nèi)容是執(zhí)行程序時逐步調入的。入的。( (對對) )1313、雙端口存儲器在左右端口數(shù)據(jù)碼相同的、雙端口存儲器在左右端口數(shù)據(jù)碼相同的時候會發(fā)生讀時候會發(fā)生讀/ /寫沖突。寫沖突。( (錯錯) )1414、計算機的存儲系統(tǒng)采用分級存儲體系的、計算機的存儲系統(tǒng)采用分級存儲體系的目的是解決存儲容量、價格和存取速度之目的是解決存儲容量、價格和存取速度之間的矛盾。間的矛盾。( (對對) )1515、雙端口存儲器是并行存儲器的一種。、雙端口

27、存儲器是并行存儲器的一種。( (錯錯) )三、綜合題三、綜合題1 1、指出下列存儲器哪些是易失性的？、指出下列存儲器哪些是易失性的？哪些是非易失性的？哪些是破壞性哪些是非易失性的？哪些是破壞性讀出的？哪些是非破壞性讀出的？讀出的？哪些是非破壞性讀出的？vSRAMSRAM，DRAMDRAM，CacheCache，磁盤，光，磁盤，光盤盤2 2、通常情況下、通常情況下SRAMSRAM由哪幾部分組成？由哪幾部分組成？簡述各部分的作用。簡述各部分的作用。解答要點：解答要點：v存儲體，地址譯碼驅動電路，存儲體，地址譯碼驅動電路，I/OI/O電電路（讀寫電路），控制電路。路（讀寫電路），控制電路。3 3、與

28、、與SRAMSRAM相比，相比，DRAMDRAM在電路組成在電路組成上有什么不同之處？上有什么不同之處？【解答】【解答】 DRAMDRAM還要有動態(tài)刷新電路；還要有動態(tài)刷新電路；v另外，一般另外，一般DRAMDRAM地址引線一般只地址引線一般只有一半（約），用有一半（約），用RASRAS、CASCAS來區(qū)分來區(qū)分接收的是行地址或列地址；接收的是行地址或列地址；vDRAMDRAM沒有沒有CSCS引腳，芯片擴展時用引腳，芯片擴展時用RASRAS（、（、CASCAS）代替其作用。）代替其作用。4 4、設有存儲器容量為、設有存儲器容量為1MB1MB，字長為，字長為3232位，若按以下方式編址，請寫出位

29、，若按以下方式編址，請寫出地址寄存器、數(shù)據(jù)寄存器各為多少地址寄存器、數(shù)據(jù)寄存器各為多少位？編址范圍為多大？位？編址范圍為多大？（1 1）按字節(jié)編址；）按字節(jié)編址；（2 2）按半字編址；）按半字編址；（3 3）按字編址。）按字編址。【解答】【解答】（1 1）2020，3232，00（1M-11M-1）（2 2）1919，3232，00（512K-1512K-1）（3 3）1818，3232，00（256K-1256K-1）A A9 9AA0 0CSCS2114-12114-1WEWEI/OI/O3 3I/OI/O0 0A A9 9AA0 0A A9 9AA0 0A A9 9AA0 0CSCSCS

30、CSCSCS2114-22114-22114-32114-32114-42114-4WEWEWEWEWEWEI/OI/O3 3I/OI/O0 0I/OI/O3 3I/OI/O0 0I/OI/O3 3I/OI/O0 0與與與與與與R/WR/WD7D7D0D0A15A15A14A14A10A10A9A9A0A0CPUCPUMREQMREQ5 5、有、有4 4片片Intel 2114Intel 2114芯片，如圖連接。問：芯片，如圖連接。問：第第5 5題圖題圖 4 4片片21142114的連接的連接 （1 1）圖示的連接組成了幾部）圖示的連接組成了幾部分存儲區(qū)域？共有多大的存儲容量？分存儲區(qū)域？共有

31、多大的存儲容量？字長是多少？字長是多少？【解答】【解答】 圖中組成了兩部分存儲區(qū)域；圖中組成了兩部分存儲區(qū)域； 容量為容量為2K 2K 8 8，即字長，即字長8 8位。位。（2 2）寫出每部分存儲區(qū)域的地址范圍。）寫出每部分存儲區(qū)域的地址范圍?！窘獯稹俊窘獯稹?第第1 1、2 2片片21142114地址范圍是地址范圍是FC00HFFFFHFC00HFFFFH（A15A10=111111A15A10=111111）；）； 第第3 3、4 4片片21142114地址范圍是地址范圍是7C00H7FFFH7C00H7FFFH（A15A10=011111A15A10=011111）。）。 （3 3）說明

32、圖中存儲器的地址是）說明圖中存儲器的地址是否連續(xù)，若不連續(xù)，怎樣修改才能使存否連續(xù)，若不連續(xù)，怎樣修改才能使存儲器的地址是連續(xù)的？儲器的地址是連續(xù)的？【解答】【解答】v圖中存儲器的地址不是連續(xù)的；圖中存儲器的地址不是連續(xù)的；v可以將圖中的可以將圖中的A15A15與與A10A10接線顛倒一下，接線顛倒一下，原來的原來的7C00H7FFFH7C00H7FFFH（A15A10=011111A15A10=011111）就變?yōu)椋┚妥優(yōu)関F800HFBFFHF800HFBFFH（A15A10=111110A15A10=111110），），與另一部分與另一部分FC00HFFFFHFC00HFFFFH成為地址

33、連成為地址連續(xù)的存儲器。續(xù)的存儲器。6 6、某、某DRAMDRAM芯片內(nèi)部的存儲元為芯片內(nèi)部的存儲元為128128128128結構。該芯片每隔結構。該芯片每隔2ms2ms至少要至少要刷新一次。且刷新是順序對刷新一次。且刷新是順序對128128行的存行的存儲元進行的。設存儲周期為儲元進行的。設存儲周期為500ns500ns。求。求其刷新的開銷（也即進行刷新操作的時其刷新的開銷（也即進行刷新操作的時間所占的百分比）。間所占的百分比）。【解答】【解答】500500128=64000ns128=64000ns64/2 000=3.2%64/2 000=3.2%7 7、試用、試用Intel 2116In

34、tel 2116（16K 16K 1 1位位DRAMDRAM，邏輯，邏輯符號如圖）構成符號如圖）構成64K 64K 8bit 8bit的存儲器，該存的存儲器，該存儲器采用奇偶校驗。儲器采用奇偶校驗。（1 1）求共需要多少片）求共需要多少片21162116芯片？芯片？（2 2）畫出存儲體連接示意圖；）畫出存儲體連接示意圖；（3 3）寫出各芯片）寫出各芯片RASRAS* *和和CASCAS* *的形成條件；的形成條件； RASRAS* * CAS CAS* *A6A6A0A0WEWE* *16K 16K 1bit 1bitDin DoutDin DoutIntel 2116Intel 2116（4

35、 4）若芯片內(nèi)部存儲元）若芯片內(nèi)部存儲元排列成排列成128 128 128 128的矩陣，的矩陣，芯片刷新周期芯片刷新周期2ms2ms，采用，采用異步刷新方式，問存儲器異步刷新方式，問存儲器的刷新信號周期是多少？的刷新信號周期是多少？ 【解答】【解答】（1 1）16K 16K 1 1位位64K 64K 8 8位位作作8 8片位擴展得片位擴展得16K 16K 8 8的模板；再用的模板；再用4 4塊該模板進行字擴展得塊該模板進行字擴展得64K 64K 8 8的存儲的存儲器。器。共需要（共需要（8 8 +1+1） 4=364=36片片21162116芯片。芯片。（2 2）存儲器連接示意圖如下：）存儲

36、器連接示意圖如下： RASRAS* * CAS CAS* *A6A6A0A0WEWE* *16K 16K 1bit 1bitDin DoutDin DoutIntel 2116Intel 2116Intel 2116Intel 2116的邏輯符號的邏輯符號16K X 116K X 11 12 23 34 45 56 67 78 89 9WEWE* *RASRAS3 3* * CAS CAS3 3* *A6A0A6A0（A13A7A13A7）16K X 116K X 1WEWE* *DoutDoutD8D0D8D0RASRAS2 2* * CAS CAS2 2* *R/WR/WDinDinWEW

37、E* *16K X 116K X 116K X 116K X 1RASRAS0 0* * CAS CAS0 0* *RASRAS1 1* * CAS CAS1 1* *WEWE* *Y0Y0Y1Y1Y2Y2Y3Y3A14A14A15A15與與與與t1 t1t2t2RASRAS0 0* *CASCAS0 0* *t2=t1+t2=t1+t t 【解答續(xù)】【解答續(xù)】（3 3）各片）各片RASRAS* *、CASCAS* *的形成條件：的形成條件：vRASRAS0 0* *=（A A1515* *A A1414* * t1 t1）* *vCASCAS0 0* *=（A A1515* *A A1414

38、* * t2 t2）* *vRASRAS1 1* *=（A A1515* *A A1414 t1 t1）* *vCASCAS1 1* *=（A A1515* *A A1414 t2 t2）* *vRASRAS2 2* *=（A A1515A A1414* * t1 t1）* *vCASCAS2 2* *=（A A1515A A1414* * t2 t2）* *vRASRAS3 3* *=（A A1515A A1414 t1 t1）* *vCASCAS3 3* *=（A A1515A A1414 t2 t2）* *v注意：注意：* *代表邏輯非（低電平信號）代表邏輯非（低電平信號）解答解答續(xù)：續(xù)

39、： （4 4）128128行的刷新。行的刷新。v異步刷新即異步刷新即2ms2ms內(nèi)分散地將內(nèi)分散地將128128行刷行刷新一遍。新一遍。v刷新信號周期為：刷新信號周期為：v2ms/1282ms/12815.615.6 s s；v即每隔即每隔15.6 15.6 s s 產(chǎn)生一次刷新請求，產(chǎn)生一次刷新請求，刷新一行。刷新一行。8 8、描述、描述CPUCPU訪問存儲器的步驟。訪問存儲器的步驟?！窘獯稹俊窘獯稹?（1 1）通過地址總線送出存儲單元的地址；）通過地址總線送出存儲單元的地址；（2 2）通過控制總線發(fā)出讀）通過控制總線發(fā)出讀/ /寫命令；寫命令；（3 3）通過數(shù)據(jù)總線進行信息交換。）通過數(shù)據(jù)

40、總線進行信息交換。9 9、試說明雙端口存儲器的結構特點和工作過程。、試說明雙端口存儲器的結構特點和工作過程。解答要點：解答要點：結構特點結構特點每個芯片有兩組相互獨立的讀寫每個芯片有兩組相互獨立的讀寫控制電路（端口）。每個端口與普通控制電路（端口）。每個端口與普通RAMRAM類類似，較特別的是似，較特別的是BUSYBUSY信號，低電平有效時端信號，低電平有效時端口關閉，禁止訪問。是一種并行存儲器（空口關閉，禁止訪問。是一種并行存儲器（空間）。間）。v雙端口存儲器工作過程：雙端口存儲器工作過程： 分兩個端口地址不同和地址相同的分兩個端口地址不同和地址相同的兩種情況說明；后一種情況即讀寫沖兩種情況

41、說明；后一種情況即讀寫沖突時，由雙口存儲器內(nèi)部的仲裁器根突時，由雙口存儲器內(nèi)部的仲裁器根據(jù)兩個端口的據(jù)兩個端口的CSCS（片選）信號或地址（片選）信號或地址信號到達的先后次序的細微差別決定信號到達的先后次序的細微差別決定訪問優(yōu)先權由哪個端口取得。訪問優(yōu)先權由哪個端口取得。1010、設有兩種、設有兩種RAMRAM芯片：芯片：128K128K8 8位位8 8片，片， 512K512K8 8位位2 2片。試用這些芯片構成片。試用這些芯片構成512K512K3232位的存儲器，給出簡單的文字設位的存儲器，給出簡單的文字設計方案。計方案?！窘獯稹堪搭}意必須使用所給全部芯片?！窘獯稹堪搭}意必須使用所給全部

42、芯片。2 2片片512K512K8 8位的芯片并聯(lián)構成位的芯片并聯(lián)構成512K512K3232位的位的存儲器的存儲器的高高1616位；位；8 8片片128K128K8 8位的芯片構成位的芯片構成512K512K3232位的存儲位的存儲器的器的低低1616位（串并聯(lián)結合：每位（串并聯(lián)結合：每2 2片位并聯(lián)得片位并聯(lián)得一組，一組，4 4組作地址串聯(lián)）；組作地址串聯(lián)）；用一片用一片2-42-4譯碼器對譯碼器對A A1818A A1717譯碼譯碼, ,該譯碼器的輸該譯碼器的輸出端分別連接上述出端分別連接上述4 4組的片選端；組的片選端；A A1616AA0 0進進行行128K128K8 8位芯片的片內(nèi)

43、尋址；位芯片的片內(nèi)尋址；而前面而前面2 2片片512K512K8 8位的芯片片內(nèi)尋址使用位的芯片片內(nèi)尋址使用A A1818AA0 0。11 11、某微機的尋址范圍是、某微機的尋址范圍是64KB64KB，由，由8 8片片8K8K8 8位的芯片組成。位的芯片組成。（1 1）請寫出每個芯片的尋址范圍；）請寫出每個芯片的尋址范圍；【解答】【解答】 第第1 1片片 0000H1FFFH0000H1FFFH 第第2 2片片 2000H3FFFH2000H3FFFH 第第3 3片片 4000H5FFFH4000H5FFFH 第第4 4片片 6000H7FFFH6000H7FFFH 第第5 5片片 8000H

44、9FFFH8000H9FFFH 第第6 6片片 A000HBFFFHA000HBFFFH 第第7 7片片 C000HDFFFHC000HDFFFH 第第8 8片片 E000HFFFFHE000HFFFFH（2 2）如果運行時發(fā)現(xiàn)不論往哪個芯片存）如果運行時發(fā)現(xiàn)不論往哪個芯片存放放8KB8KB的數(shù)據(jù)，以的數(shù)據(jù)，以A000HA000H為起始地址的為起始地址的芯片中都有與之相同的數(shù)據(jù)，請分析故芯片中都有與之相同的數(shù)據(jù)，請分析故障原因；障原因；（3 3）若發(fā)現(xiàn)譯碼器輸入中的地址線）若發(fā)現(xiàn)譯碼器輸入中的地址線A A1313與與CPUCPU斷開并始終搭到高電平上，問后果斷開并始終搭到高電平上，問后果將會怎

45、樣？將會怎樣？【解答】要點說明?！窘獯稹恳c說明。 12 12* *、用、用2K2K8 8位的位的SRAMSRAM芯片設計一個芯片設計一個8K8K1616位的存儲器：位的存儲器：15 8 7 015 8 7 0字節(jié)字節(jié)1 1字節(jié)字節(jié)0 0字節(jié)字節(jié)3 3字節(jié)字節(jié)2 2字節(jié)字節(jié)5 5字節(jié)字節(jié)4 4字地址字地址（D D）0 02 24 4奇字節(jié)奇字節(jié) 偶字節(jié)偶字節(jié)B B為為CPUCPU的一個控制端。的一個控制端。當當B=0B=0時訪問時訪問1616位數(shù)位數(shù)（字訪問）；（字訪問）；當當B=1B=1時訪問時訪問8 8位數(shù)位數(shù)（字節(jié)訪問）。（字節(jié)訪問）?！窘獯稹俊窘獯稹?（1 1）字節(jié)訪問的該存儲器）字節(jié)

46、訪問的該存儲器（ 8K8K1616位）需地址線條數(shù)為位）需地址線條數(shù)為 14 14條；條；15 8 7 015 8 7 0字節(jié)字節(jié)1 1字節(jié)字節(jié)0 0字節(jié)字節(jié)3 3字節(jié)字節(jié)2 2字節(jié)字節(jié)5 5字節(jié)字節(jié)4 4字地址字地址（D D）0 02 24 4奇字節(jié)奇字節(jié) 偶字節(jié)偶字節(jié)（2 2）并聯(lián)）并聯(lián)2 2片片2K2K8 8的的SRAMSRAM為為2K2K1616的模塊，的模塊，使用地址線為使用地址線為AA11 11AA1 1共共11 11條；條；此時，與以往并聯(lián)不同此時，與以往并聯(lián)不同的是的是 兩個并聯(lián)芯片的兩個并聯(lián)芯片的CSCS端端不能接在一起；不能接在一起；并聯(lián)圖如下：并聯(lián)圖如下：2K2K8 82

47、K2K8 8A A11 11AA1 18 88 8D D1515DD0 0CSCS2 2 * *CSCS1 1 * *奇存儲體奇存儲體偶存儲體偶存儲體B AB A0 0 CS CS1 1 CSCS2 2 訪問方式說明訪問方式說明0 0 1 1 0 0 1 1 訪問訪問1616位字位字0 1 0 0 0 1 0 0 不訪問不訪問1 0 1 0 1 0 1 0 訪問偶存儲體訪問偶存儲體1 1 0 1 1 1 0 1 訪問奇存儲體訪問奇存儲體（3 3）分析訪問需求）分析訪問需求的真值表如下：的真值表如下：（4 4）由）由4 4個個2K2K1616模塊擴展成模塊擴展成8K8K16 16 A A1313

48、、A A1212經(jīng)經(jīng)2/42/4譯碼器譯碼器選擇選擇4 4個上述模塊；個上述模塊；4 4個譯碼輸出端個譯碼輸出端Y Y0 0* *、Y Y1 1* *、 Y Y2 2* *和和Y Y3 3* *與與A A0 0、B B組合生成組合生成CSCS1 1* *、CSCS2 2* *、 CSCS3 3* *、 CSCS4 4* *、CSCS5 5* *、 CSCS6 6* *、CSCS7 7* *和和CSCS8 8* * 。v由真值表得由真值表得CSCS表達式：表達式：vCSCS1 1* *=A=A0 0，CSCS2 2* *=A=A0 0 B B；v以地址分析說明訪問方式：以地址分析說明訪問方式：v

49、B AB A11 11 A A10 10 AA1 1 A A0 0v0 0 0 0 0 0 0 0 0 0 訪問某字訪問某字v1 0 0 0 0 1 0 0 0 0 訪問偶字節(jié)訪問偶字節(jié)v0 0 0 0 1 0 0 0 0 1 不能訪問不能訪問v1 0 0 0 1 1 0 0 0 1 訪問奇字節(jié)訪問奇字節(jié)A A0 0CPUCPUB BA A1 1A A11 11A A1212A A1313Y Y0 0Y Y1 1Y Y2 2Y Y3 3與與與與與與與與與與與與與與與與異異或或CSCS1 1* *CSCS8 8* *CSCS7 7* *CSCS6 6* *CSCS5 5* *CSCS2 2* *

50、CSCS3 3* *CSCS4 4* *2/42/4譯譯碼碼器器習題習題1212：片選信號生成的邏輯圖：片選信號生成的邏輯圖1313、假如、假如CPUCPU按以下地址相繼訪問存儲器按以下地址相繼訪問存儲器（以十進制表示）：（以十進制表示）：v00000000，00050005，00100010，02850285存儲器為存儲器為4 4體交叉存儲器，求它比單體存體交叉存儲器，求它比單體存儲器平均訪問速率提高多少？儲器平均訪問速率提高多少？【解答】【解答】v訪問地址間隔為訪問地址間隔為5 5，4 4體交叉存儲器中相體交叉存儲器中相繼訪問的地址在不同的存儲體中；繼訪問的地址在不同的存儲體中；v每隔每隔

51、1/41/4存儲周期輪流啟動各存儲體，存儲周期輪流啟動各存儲體，訪問速率提高到單體存儲器的訪問速率提高到單體存儲器的4 4倍。倍。1414、如果從、如果從4 4體交叉存儲器取出體交叉存儲器取出1616個地址個地址連續(xù)編號的數(shù)據(jù)，一個體的存取周期為連續(xù)編號的數(shù)據(jù)，一個體的存取周期為T T，總共需要多少時間？，總共需要多少時間？【解答】【解答】vT+15T+151/4T=4.75T1/4T=4.75T1515、在一個、在一個8 8體交叉存儲器中，如果體交叉存儲器中，如果CPUCPU按以下次序相繼訪問存儲器，其平均訪按以下次序相繼訪問存儲器，其平均訪問速率比單體提高多少？問速率比單體提高多少？（1

52、1）000100018 8， 000200028 8， 000300038 8，, 0100, 01008 8（2 2）000200028 8， 000400048 8， 000600068 8，,0200,02008 8（3 3）100310038 8， 100610068 8， 101110118 8，, 1300, 13008 8【解答】【解答】（1 1）相繼訪問的地址選中）相繼訪問的地址選中8 8個不同分體，個不同分體，8 8體重疊工作體重疊工作88倍；倍；（2 2）4 4體并行工作體并行工作44倍；倍；（3 3）8 8體并行體并行88倍倍（提示：分體號將以（提示：分體號將以3 3、6

53、 6、1 1、4 4、7 7、2 2、5 5、0 0循環(huán)）。循環(huán)）。 1616、設某計算機的、設某計算機的cachecache采用采用4 4路組相聯(lián)映路組相聯(lián)映射，已知射，已知cachecache容量為容量為16KB16KB，主存容量，主存容量為為2MB2MB，每塊，每塊8 8個字，每字個字，每字3232位，請回位，請回答：答：（1 1）主存地址多少位（按字節(jié)編址），）主存地址多少位（按字節(jié)編址），各字段如何劃分（各需多少位）？各字段如何劃分（各需多少位）？（1 1） 【解答】【解答】主存地址按字節(jié)編址為主存地址按字節(jié)編址為2121位。位。2 2MB/16KB=128MB/16KB=128，即

54、主存按，即主存按cachecache大小分大小分成成128128個區(qū)，故區(qū)號地址段占個區(qū)，故區(qū)號地址段占7 7位；位；區(qū)號區(qū)號組號組號塊內(nèi)地址塊內(nèi)地址塊號塊號字節(jié)地址字節(jié)地址7 7位位 7 7位位 2 2位位 3 3位位 2 2位位 4 4路組相聯(lián)指每組內(nèi)有路組相聯(lián)指每組內(nèi)有4 4塊，塊， 故塊號地址段占故塊號地址段占2 2位；位；每塊每塊8 8個字，故塊內(nèi)字地址字段占個字，故塊內(nèi)字地址字段占3 3位；位；每個字每個字3232位即位即4 4個字節(jié)，個字節(jié)， 故字內(nèi)的字節(jié)尋址字段占故字內(nèi)的字節(jié)尋址字段占2 2位；位；以上共計為以上共計為7+2+3+2=147+2+3+2=14（位）；（位）；21

55、-14=721-14=7（位）為組號地址段所占位數(shù)。（位）為組號地址段所占位數(shù)。主存字塊標記主存字塊標記9 9位位組地址組地址7 7位位字塊內(nèi)地址字塊內(nèi)地址5 5位位 （2 2）設）設cachecache起始為空，起始為空，CPUCPU從主存單元從主存單元0 0，1 1，100100依次讀出依次讀出101101個字（一次從主個字（一次從主存讀一個字），并按此重復存讀一個字），并按此重復11 11次，問命中次，問命中率為多少？若率為多少？若cachecache速度為主存的速度為主存的5 5倍，問倍，問采用采用cachecache與無與無cachecache比較速度提高多少倍？比較速度提高多少倍？

56、( (設某計算機的設某計算機的cachecache采用采用4 4路組相聯(lián)映射，已知路組相聯(lián)映射，已知cachecache容容量為量為16KB16KB，主存容量為，主存容量為2MB2MB，每塊，每塊8 8個字，每字個字，每字3232位位) )（2 2）解答：）解答：v讀出讀出101101個字并重復個字并重復11 11次的訪存次數(shù)：次的訪存次數(shù)：v101X11=1111101X11=1111次；次；v其中訪問其中訪問cachecache的未命中次數(shù)為：的未命中次數(shù)為：1313次；次；v命中率應為命中率應為：（：（1111-131111-13）/111198.8%/111198.8%v 有無有無ca

57、checache的速度提高倍數(shù)的計算：的速度提高倍數(shù)的計算：v設設cachecache、主存的存取周期分別為、主存的存取周期分別為TcTc、TmTm，依題意有：，依題意有：Tm=5TcTm=5Tc；v1111xTm/1111xTm/（13Tm+1098Tc13Tm+1098Tc）=1111x5Tc/=1111x5Tc/（13x5Tc+1098Tc13x5Tc+1098Tc）=5555/11634.78=5555/11634.78倍。倍。1717、設某計算機采用直接映射、設某計算機采用直接映射cachecache，已，已知容量為知容量為4096B4096B。若。若CPUCPU依次從主存單依次從主

58、存單元元0 0，1 1，9999和和40964096，40974097，41954195交替取指令，循環(huán)執(zhí)行交替取指令，循環(huán)執(zhí)行1010次，問命次，問命中率為多少？中率為多少？v【解答解答】命中率為命中率為0 0。 1818、某機主存容量為、某機主存容量為8 8個塊，個塊，CacheCache容量為容量為4 4個塊，采用直接地址映射，程序開始個塊，采用直接地址映射，程序開始運行時，運行時，CacheCache內(nèi)容為空。今執(zhí)行下列內(nèi)容為空。今執(zhí)行下列主存塊地址序列：主存塊地址序列：0 0、2 2、1 1、5 5、4 4、6 6、4 4、7 7、1 1、2 2、4 4、1 1、3 3、7 7、4

59、4。請列出。請列出每次訪問后每次訪問后CacheCache中各塊分配情況、中各塊分配情況、CacheCache命中情況及命中率。命中情況及命中率。CacheCache中中4 4個塊的分配情況表個塊的分配情況表訪問順序訪問順序 1 2 3 4 5 6 7 8 9 10 11 12 13 14 151 2 3 4 5 6 7 8 9 10 11 12 13 14 15地址序列地址序列第第0 0塊塊第第1 1塊塊第第2 2塊塊第第3 3塊塊命中情況命中情況0 2 1 5 4 6 4 7 1 2 4 1 3 7 40 2 1 5 4 6 4 7 1 2 4 1 3 7 4X X0 02 2X X0 0

60、1 12 2X X0 05 52 2X X4 45 52 2X X4 45 56 6X X4 45 56 64 45 56 67 7X X4 41 16 67 7X X4 41 12 27 7X X4 41 12 27 74 41 12 27 74 41 12 23 3X X4 41 12 27 7X X4 41 12 27 70 0v4 415=27%15=27%?！窘獯鸾獯稹糠椒ǎ悍椒ǎ鹤鞅斫y(tǒng)計。結果作表統(tǒng)計。結果27%27%。1919、設、設CPUCPU共有共有1616根地址線和根地址線和8 8根數(shù)據(jù)線，根數(shù)據(jù)線，并用并用MREQMREQ* *作為訪存控制信號，作為訪存控制信號，WRWR