1、1微型計(jì)算機(jī)原理與接口技術(shù) Principles of Microcomputers and Interface Techniques 內(nèi)蒙古大學(xué)理工學(xué)院自動化系內(nèi)蒙古大學(xué)理工學(xué)院自動化系 2第五章 存儲器系統(tǒng)5.1 概述5.2 隨機(jī)存取存儲器5.3 只讀存儲器5.4 譯碼電路5.5 存儲器擴(kuò)展技術(shù)5.6 8086系統(tǒng)存儲器的連接5.7 8086的16位存儲器的接口 5.8 高速緩存（cache）3主要內(nèi)容 存儲器的分類及特點(diǎn) 存儲器芯片的結(jié)構(gòu)及特點(diǎn) 存儲器的工作原理 CPU與存儲器的連接 高速緩存的工作原理 8086與16位存儲器系統(tǒng)的接口4重點(diǎn)內(nèi)容了解存儲器分類：RAM、ROM、 高速緩存

2、等特點(diǎn)了解存儲器芯片結(jié)構(gòu)特點(diǎn)掌握存儲器地址譯碼了解微機(jī)系統(tǒng)存儲器結(jié)構(gòu)掌握CPU與存儲器連接了解存儲器新技術(shù)55.1 概述內(nèi)容：微型機(jī)的存儲系統(tǒng)半導(dǎo)體存儲器的基本概念存儲器的分類及其特點(diǎn)兩類半導(dǎo)體存儲器的主要區(qū)別CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）65.1.1 微型機(jī)的存儲系統(tǒng)微型機(jī)的存儲系統(tǒng)將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲器用硬件、軟件或軟硬件相結(jié)合的方法組織起來 這樣就構(gòu)成了計(jì)算機(jī)的存儲系統(tǒng)。系統(tǒng)的存儲速度接近最快的存儲器，容量接近最大的存儲器。7Cache存儲系統(tǒng)存儲系統(tǒng)提高速度提高速度 虛擬存儲系統(tǒng)虛擬存儲系統(tǒng)擴(kuò)大容量擴(kuò)大容量 高速緩沖存儲器高速

3、緩沖存儲器主存儲器主存儲器主存儲器主存儲器磁盤存儲器磁盤存儲器8存儲器分為內(nèi)存、外存內(nèi)存：存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)特點(diǎn)：容量小，速度快，容量小，速度快，CPU可直接訪問可直接訪問。通常由通常由半導(dǎo)體存儲器半導(dǎo)體存儲器構(gòu)成構(gòu)成RAM、ROM等等外存：存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)特點(diǎn)：容量大，速度慢，順序存取容量大，速度慢，順序存取/塊存取塊存取。需調(diào)入需調(diào)入內(nèi)存后內(nèi)存后CPU才能訪問才能訪問。通常由通常由磁、光存儲器磁、光存儲器構(gòu)成，也可以由半導(dǎo)體存儲器構(gòu)成，也可以由半導(dǎo)體存儲器構(gòu)成構(gòu)成磁盤、磁帶磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤固態(tài)盤95.1.2 半導(dǎo)體存儲器的分類按制

4、造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機(jī)存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失10半導(dǎo)體半導(dǎo)體存儲器存儲器只讀存儲器只讀存儲器 （ROM）隨機(jī)存取存儲器隨機(jī)存取存儲器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動態(tài)動態(tài)RAM（DRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）11讀寫存儲器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量

5、系統(tǒng)NVRAM帶微型電池慢低小容量非易失12SDRAMSDRAM是英文是英文Synchronous DRAM的縮寫，的縮寫， 同步動態(tài)存儲器同步動態(tài)存儲器 。SDRAM內(nèi)存技術(shù)內(nèi)存技術(shù)它在它在1個(gè)個(gè)CPU時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷時(shí)鐘周期內(nèi)可完成數(shù)據(jù)的訪問和刷新，即可與新，即可與CPU的時(shí)鐘同步工作。的時(shí)鐘同步工作。SDRAM的的工作頻率目前最大可達(dá)工作頻率目前最大可達(dá)150MHz，存取時(shí)間約為，存取時(shí)間約為510ns，最大數(shù)據(jù)率為，最大數(shù)據(jù)率為150MB/s，是當(dāng)前微，是當(dāng)前微機(jī)中流行的標(biāo)準(zhǔn)內(nèi)存類型。它類似常規(guī)的機(jī)中流行的標(biāo)準(zhǔn)內(nèi)存類型。它類似常規(guī)的DRAM（且需刷新）。（且需刷新）。SD

6、RAM是一種經(jīng)改善后的增強(qiáng)型是一種經(jīng)改善后的增強(qiáng)型DRAM。 13DDRDDR ( Double Data Rate)是 PC133 之后的新標(biāo)準(zhǔn)，雙倍的數(shù)據(jù)輸出量，效能是 PC133 的二倍。DDR 利用Clock 的上升沿、下降沿均輸出數(shù)據(jù)，PC100PC133 只在上升沿輸出數(shù)據(jù)，PC100PC133 的 SDRAM 也稱為 SDR (Singal Data Rate)。DDR DIMMs與SDRAM DIMMs的物理元數(shù)相同，線數(shù)不同，DDR（184pins），SDRAM（168pins），DDR內(nèi)存不向后兼容SDRAM。14DDR 內(nèi)存模塊分為DDR1600、DDR2100兩種: D

7、DR1600 (又稱PC1600DDR200) 是指符合DDR1600標(biāo)準(zhǔn)的內(nèi)存在100MHZ頻率下運(yùn)行可以得到200MHZ總線的頻寬。該標(biāo)準(zhǔn)的內(nèi)存只有64Bit，對于目前的PC系統(tǒng)而言，其傳輸速度最大能達(dá)到1600MBS的頻寬。DDR2100 (又稱PC2100DDR266) 是指在符合DDR2100準(zhǔn)的內(nèi)存在133MHZ頻率下運(yùn)行可以到266MHZ總線的頻寬，其傳輸速度最大能達(dá)到2100MBS的頻寬。 DDR 內(nèi)存模塊分為DDR4000 ：DDR4000 (又稱PC4000DDR500) 是指在符合DDR4000標(biāo)準(zhǔn)的內(nèi)存在250MHZ頻率下運(yùn)行可以到500MHZ總線的頻寬，其傳輸速度最大

8、能達(dá)到4000MBS的頻寬。15只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許編程一次，不可更改EPROM：紫外光擦除，擦除后可編程；允許用戶多次擦除和編程EEPROM（E2PROM）：用加電方法在線進(jìn)行擦除和編程，可多次擦寫Flash Memory（閃存）：能夠快速擦寫的EEPROM，只能按塊（Block）擦除165.1.3 半導(dǎo)體存儲器芯片的結(jié)構(gòu)地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS存儲體存儲器芯片的主要部分，用來存儲信息地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲單元 片選和讀

9、寫控制邏輯選中存儲芯片，控制讀寫操作171、存儲體每個(gè)存儲單元具有唯一的地址，可存儲1位 或多位二進(jìn)制數(shù)存儲容量 存儲容量2MN M： 地址線條數(shù) N： 數(shù)據(jù)線條數(shù) 182、地址譯碼結(jié)構(gòu) 譯譯碼碼器器A5A4A3A2A1A06301 存儲單元存儲單元64個(gè)單元個(gè)單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A5017單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)193、片選與讀寫控制 片選端CS*或CE*有效時(shí)，可以對該芯片進(jìn)行讀寫操作 輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線 寫WE*控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對應(yīng)

10、系統(tǒng)的寫控制線201、容量： 即存儲容量=字?jǐn)?shù)字長。 內(nèi)存容量64K8位，存儲容量為640K8或1M8位。32位微機(jī)內(nèi)存儲容量為8M，16M，32M，64M以及128M字節(jié)即8M8，16M8，32M8，64M8，128M8等。2、存取時(shí)間：從存取命令發(fā)出到操作完成所經(jīng)歷的時(shí) 間。 存取周期：指兩次存儲器訪問所允許的最小時(shí)間間隔。 8086 - 120 ns 80386 - 70 ns 奔騰 - 60 ns MMX,PII - 10 60 ns5.1.4 半導(dǎo)體存儲器的主要技術(shù)指標(biāo)半導(dǎo)體存儲器的主要技術(shù)指標(biāo)213、可靠性：指存儲器對電磁場及溫度等變化的抗干擾性。 平均無故障時(shí)間為幾千小時(shí)以上。

11、4、 制作工藝：決定了存取速度、功耗、集成度等指標(biāo)。 集成度：位片 功耗：mW/位（NMOS工藝） 或 uW/位（CMOS工藝）225.2 隨機(jī)存取存儲器靜態(tài)RAMSRAM 2114SRAM 6264動態(tài)動態(tài)RAMDRAM 4116DRAM 2164235.2.1 靜態(tài)存儲器SRAM特點(diǎn)：用雙穩(wěn)態(tài)觸發(fā)器存儲信息。速度快（5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數(shù)=2M；數(shù)據(jù)線數(shù)=N。反之，若SRAM芯片的地址線數(shù)為K，則可以推斷其單元數(shù)為2K個(gè)。 2

12、4六管基本存儲電路25 靜態(tài)RAM的結(jié)構(gòu) 26SRAM芯片2114存儲容量為10244地址線A9A0數(shù)據(jù)線I/O4I/O1片選CS*讀寫WE*A6A5A4A3A0A1A2CS*GND123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*272114功能工作方式CS*WE*I/O4I/O1未選中讀操作寫操作10010高阻輸出輸入28SRAM 2114的讀周期數(shù)據(jù)數(shù)據(jù)地址地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲器所允許的最小

13、時(shí)間間隔有效地址維持的時(shí)間29SRAM 2114的寫周期TWCTWRTAW數(shù)據(jù)數(shù)據(jù)地址地址TDTWTWDOUT DINTDWTDHWECSTW寫入時(shí)間從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲單元的時(shí)間寫信號有效時(shí)間TWC寫入周期兩次寫入存儲器所允許的最小時(shí)間間隔有效地址維持的時(shí)間30SRAM芯片6264存儲容量為8K8地址線A12A0數(shù)據(jù)線D7D0片選CS1*、CS2讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191817161

14、5316264功能工作方式CS1*CS2WE*OE*D7D0未選中未選中讀操作寫操作1000111001高阻高阻輸出輸入325.2.2 動態(tài)隨機(jī)存儲器DRAM 特點(diǎn)：DRAM是利用MOS電路中的柵極電容來存儲信息的，由于電容上的電荷會逐漸泄漏，需要定時(shí)充電以維持存儲內(nèi)容不變（稱為動態(tài)刷新動態(tài)刷新），DRAM需要設(shè)置刷新刷新電路，相應(yīng)外圍電路就較為復(fù)雜。刷新定時(shí)間隔一般為幾微秒幾毫秒 集成度高（存儲容量大，可達(dá)1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。應(yīng)用非常廣泛，如微機(jī)中的內(nèi)存條（主存）、顯卡上的顯示存儲器大多都采用DRAM 。33 單管動態(tài)RAM存儲電路 也可以簡化成

15、和SRAM相同的基本形式（存儲單元的基本型）。34DRAM芯片4116存儲容量為16K1地址線A6A0數(shù)據(jù)輸入線DIN數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110935TRAHDRAM 4116的讀周期DOUT地址地址TCACTRACTCAHTASC TASRTCASTRCDTRASTRC行地址行地址列地址列地址WECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址，CA

16、S*相當(dāng)于片選信號讀寫信號WE*讀有效數(shù)據(jù)從DOUT引腳輸出36DRAM 4116的寫周期TWCSTDS列地址列地址行地址行地址地址地址 TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址讀寫信號WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲單元37DRAM 4116的刷新TRCTCRPTRAS高阻高阻TASRTRAH行地址行地址地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯

17、片內(nèi)部實(shí)現(xiàn)一行存儲單元的刷新沒有數(shù)據(jù)從輸入輸出存儲系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新38DRAM芯片2164存儲容量為64K1地址線A7A0數(shù)據(jù)輸入線DIN數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110939DRAM芯片2164A2164A：64K1采用行地址行地址和列地址列地址來確定一個(gè)單元；行列地址分時(shí)分時(shí)傳送， 共用一組地址線；地址線的數(shù)量僅 為同等容量SRAM 芯片的一半。行地址10001 0 0 0列地址40主要引

18、線RAS：行地址選通信號，用于鎖存行地址；CAS：列地址選通信號。 地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在地址鎖存器中。 DIN： 數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0 數(shù)據(jù)寫入數(shù)據(jù)寫入WE=1 數(shù)據(jù)讀出數(shù)據(jù)讀出WE：寫允許信號：寫允許信號415.3 只讀存儲器EPROMEPROM 2716EPROM 2764EEPROMEEPROM 2717AEEPROM 2864A42ROM通?？梢苑譃橐韵聨最悾阂?、 掩模ROM 掩模ROM的基本原理可用下圖給出的44 MOS ROM來說明。 元43二、 可編程ROM (PROM) 可編程只讀存儲器（Programma

19、ble ROM）的基本存儲電路為一個(gè)晶體管。晶體管的集電極接Vcc，它的基極連接行線（字線），發(fā)射極通過一個(gè)熔絲與列線（位線）相連。01熔斷熔斷44三、可編程可擦寫ROM (EPROM) 紫外線可擦除可編程的存儲器的基本存儲電路由一個(gè)浮置柵雪崩注入型MOS（FAMOS）管T2和一個(gè)普通MOS 管T1串聯(lián)組成。其中FAMOS管作為存儲器件用，而另一個(gè)MOS管則作為地址選擇用，它的柵極受字線控制，漏極接位線并經(jīng)負(fù)載并接到VCC。 45（1）原始狀態(tài)（2）寫入數(shù)據(jù)（3）紫外線擦除（4）清除數(shù)據(jù)46四、可編程電可擦除ROM (EEPROM) E2PROM的特點(diǎn) E2PROM（Electric Eras

20、able PROM）即電可擦除可編程只讀存儲器，它突出的優(yōu)點(diǎn)是在線擦除和改寫，不像EPROM那樣必須用紫外線照射時(shí)才能擦除，較新的E2PROM產(chǎn)品在寫入時(shí)能自動完成擦除，且不需用專門的編程電源，可以直接使用系統(tǒng)的+5V電源。在芯片的引腳設(shè)計(jì)上，2KB的E2PROM 2816與同容量的 EPROM 2716和靜態(tài)RAM 6116是兼容的，8KB 的E2PROM 2864A與同容量的EPROM 2764A和靜態(tài)RAM 6264也是兼容的。上述這些特點(diǎn)給硬件線路的設(shè)計(jì)和調(diào)試帶來不少方便之處。 E2PROM既具有ROM的非易失性的優(yōu)點(diǎn)，又能像RAM一樣隨機(jī)地進(jìn)行讀寫，每個(gè)單元可重復(fù)進(jìn)行一萬次以上的改寫

21、，保留信息的時(shí)間長達(dá)10年以上，不存在EPROM在日光下信息緩慢丟失的問題。475.3.1 EPROM頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲單元都是信息1編程就是將某些單元寫入信息048EPROM芯片2716存儲容量為2K8地址線A10A0數(shù)據(jù)線DO7DO0片選/編程CE*/PGM讀寫OE*編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D

22、O0DO1DO2Vss49EPROM 2716的功能工作方式CE*/PGMOE*VCCVPPDO7DO0待用15V5V高阻讀出005V5V輸出讀出禁止015V5V高阻編程寫入正脈沖15V25V輸入編程校驗(yàn)005V25V輸出編程禁止015V25V高阻50EPROM芯片2764存儲容量為8K8地址線A12A0數(shù)據(jù)線D7D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D31234567891011121314282726252423222120191817161551EP

23、ROM 2764的功能工作方式CE*OE*PGM*A9VPPDO7DO0讀出0015V輸出讀出禁止0115V高阻待用15V高阻Intel標(biāo)識0012V15V輸出編碼標(biāo)準(zhǔn)編程01負(fù)脈沖25V輸入Intel編程01負(fù)脈沖25V輸入編程校驗(yàn)00125V輸出編程禁止125V高阻525.3.2 EEPROM用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線53EEPROM芯片2817A存儲容量為2K8地址線A10A0數(shù)據(jù)線I/O7I/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY

24、*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161554EEPROM 2817A的功能工作方式CE*OE*WE*RDY/BUSY*I/O7I/O0讀出維持字節(jié)寫入0100110高阻高阻0輸出高阻輸入55EEPROM芯片2864A存儲容量為8K8地址線A12A0數(shù)據(jù)線I/O7I/O0片選CE*讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3

25、NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314282726252423222120191817161556EEPROM 2864A的功能工作方式 CE*OE*WE*I/O7I/O0讀出維持寫入數(shù)據(jù)查詢01000101負(fù)脈沖1輸出高阻輸入輸出575.4 譯碼電路將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的控制信號，即： 將輸入的一組高位地址信號通過變換，產(chǎn)生一個(gè)有效的控制信號，用于選中選中某一個(gè)存儲器芯片，從而確定該存儲器芯片在內(nèi)存中的地址范圍。58一、全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的

26、內(nèi)存地址。存儲器存儲器芯片芯片譯譯碼碼器器低位地址高位地址全部地址片選信號59全地址譯碼例6264芯片的地址范圍：F0000HF1FFFH11110000000 11110001111A19A18A17A16A15A14A13&1#CS1A12A0D7D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE60二、部分地址譯碼用部分高位地址部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲器芯片占有幾組不同的地址范圍。下例使用高5位地址作為譯碼信號，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。61部分地址譯碼例同一物理存儲器占用兩組地址

27、： F0000HF1FFFH B0000HB1FFFH A18不參與譯碼不參與譯碼A19A17A16A15A14A13&1到6264CS162例： 6264芯片與系統(tǒng)連接將SRAM 6264芯片與系統(tǒng)連接，使其地址范圍為：38000H39FFFH和78000H79FFFH。選擇使用74LS138譯碼器構(gòu)成譯碼電路 Y0# G1 Y1#G2A Y2#G2B Y3#Y4#A Y5#B Y6#C Y7#片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：6374LS138的真值表：（注意：輸出低電平有效）可以看出，當(dāng)譯碼允許信號有效時(shí)，Yi是輸入A、B、C的函數(shù)，即

28、Y=f(A,B,C)11111111X X X 其 他 值011111111 1 1 1 0 0101111111 1 0 1 0 0110111111 0 1 1 0 0111011111 0 0 1 0 0111101110 1 1 1 0 0111110110 1 0 1 0 0111111010 0 1 1 0 0111111100 0 0 1 0 0Y7Y6Y5Y4Y3Y2Y1Y0C B AG1 G2A G2B64D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0圖中A18不參與譯碼，

29、故6264的地址范圍為：6264655.5 存儲器擴(kuò)展技術(shù)位擴(kuò)展位擴(kuò)展擴(kuò)展每個(gè)存儲單元的位數(shù)擴(kuò)展每個(gè)存儲單元的位數(shù)字?jǐn)U展字?jǐn)U展擴(kuò)展存儲單元的個(gè)數(shù)擴(kuò)展存儲單元的個(gè)數(shù)字位擴(kuò)展字位擴(kuò)展二者的綜合二者的綜合用多片存儲芯片構(gòu)成一個(gè)需要的內(nèi)存空間，用多片存儲芯片構(gòu)成一個(gè)需要的內(nèi)存空間，它們在整個(gè)內(nèi)存中占據(jù)不同的地址范圍，任它們在整個(gè)內(nèi)存中占據(jù)不同的地址范圍，任一時(shí)刻僅有一片（或一組）被選中。一時(shí)刻僅有一片（或一組）被選中。66一、位擴(kuò)展存儲器的存儲容量等于： 單元數(shù)每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時(shí)，就要進(jìn)行位擴(kuò)展，使每個(gè)單元的字長滿足要求。字節(jié)數(shù)字節(jié)數(shù)字長字長67位擴(kuò)展方法：

30、將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)： 存儲器的單元數(shù)不變，位數(shù)增加。68位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲器。2164A: 64K x 1，需8片構(gòu)成64K x 8（64KB）LS138A8A192164A2164A2164ADBABD0D1D7A0A7譯碼輸出讀寫信號A0A19D0D7A0A7A0A769二、字?jǐn)U展地址空間的擴(kuò)展。芯片每個(gè)單元中的字長滿足，但單元數(shù)不滿足。擴(kuò)展原則：每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不同的地址范圍。70三、字位擴(kuò)展根據(jù)內(nèi)存容量及芯片容量確定所需存儲芯片數(shù)；進(jìn)行位擴(kuò)展以滿足字長要求；進(jìn)行字?jǐn)U展

31、以滿足容量要求。若已有存儲芯片的容量為LK，要構(gòu)成容量為M N的存儲器，需要的芯片數(shù)為： （M / L） （N / K）715.6 8088系統(tǒng)存儲器的連接存儲器與8088系統(tǒng)總線連接：存儲器的地址范圍根據(jù)要求的地址范圍可確定用哪幾根地址線進(jìn)行片選，哪幾根地址線做片內(nèi)尋址以及如何進(jìn)行片選譯碼。系統(tǒng)總線上與存儲器相關(guān)信號線熟悉與存儲器有關(guān)的總線信號和存儲芯片引腳的功能。譯碼電路的構(gòu)成（譯碼器的連接方法）系統(tǒng)地址空間一般比存儲芯片的容量大（即總線中的地址線數(shù)多于存儲芯片的地址線數(shù)），物理內(nèi)存實(shí)際只占用系統(tǒng)地址空間的一小塊區(qū)域。把物理內(nèi)存分配到系統(tǒng)地址空間的哪一塊區(qū)域，取決于如何進(jìn)行地址譯碼。728

32、088系統(tǒng)與存儲器連接的總線信號包括：地址線A19-A0數(shù)據(jù)線D7-D0存儲器讀信號MEMR#存儲器寫信號MEMW#需要考慮的存儲芯片引腳地址線An-1-A0：接地址總線的An-1-A0數(shù)據(jù)線D7-D0：接數(shù)據(jù)總線的D7-D0片選信號CS#(CE#) (可能有多根)：接地址譯碼器的片選輸出輸出允許OE#(有時(shí)也稱為讀出允許) ：接MEMR#寫入允許WE#：接MEMW#73 5.6.1 CPU與存儲器的接口設(shè)計(jì)一一.設(shè)計(jì)法設(shè)計(jì)法1、存儲器的數(shù)據(jù)線、存儲器的數(shù)據(jù)線 2、存儲器的地址線、存儲器的地址線3、存儲器的片選端、存儲器的片選端 全譯碼全譯碼 部分譯碼部分譯碼4、存儲器的讀寫控制、存儲器的讀寫

33、控制74用用1k*1的片子組成的片子組成1k*8的存儲器的存儲器需需 8 個(gè)芯片個(gè)芯片地址線地址線 （210=1024）需）需 10 根根數(shù)據(jù)線數(shù)據(jù)線 8 根根 控制線控制線 WRA9-A0D7-D0WRWECPU系統(tǒng)系統(tǒng)75例：用例：用EPROM 2716（2K*8）為某）為某8位位CPU 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)16KB的的ROM存儲器存儲器.(1) 確定芯片組數(shù)確定芯片組數(shù): 每片每片2716存儲容量為存儲容量為2KB,16KB需要需要8片片 (2) 片內(nèi)譯碼片內(nèi)譯碼: (3) 8個(gè)片選信號的譯碼個(gè)片選信號的譯碼:用用74LS138(4) CPU的總線與存儲器的連接的總線與存儲器的連接 數(shù)據(jù)線數(shù)

34、據(jù)線8條條 片上片上11條地址線直接與條地址線直接與CPU的低位地址線連接的低位地址線連接 控制線控制線:讀讀RD,M76D0D7A10A0CE OED0D7A10A0CE OED0D7A10A0CE OE。 。 。 。 74LS1388088CPU總線總線D7D0A10A0A11A12A13A14A15A16A17A18A19 RDIO/M271627162716.G1G2AG2BY0Y1Y71ABC若將存儲器地址布置若將存儲器地址布置在在60000H開始的空間開始的空間如何接線如何接線?77A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A

35、6 A5 A4 A3 A2 A1 A0分析分析:高位地址線狀態(tài)高位地址線狀態(tài):A19A18A17A16A15A14 = 0 11 000片內(nèi)尋址片內(nèi)尋址片選信號片選信號 0110 0 0 0 0 0 000 0000 0000 (60000H) 111 1111 1111 (607FFH) 0110 0 0 0 0 1 000 0000 0000(60800H) 111 1111 1111 (60FFFH) 78例例:用用1k*4 的片子的片子 2114 組成組成 2k*8 的存儲器的存儲器需需 4 個(gè)芯片個(gè)芯片 地址線地址線 211=2048）需）需 11 根根 （ 片內(nèi)片內(nèi) 10 根，片選

36、根，片選 1 根根） 數(shù)據(jù)線數(shù)據(jù)線 8 根根 控制線控制線 IO/ M 和和 WR79若要將存儲器地址布置在若要將存儲器地址布置在2400H開始的的單元開始的的單元,片選信號如片選信號如何接線何接線? 分析分析:A15 A14 A13A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 1 0 0 1 0 0 0000 0000 1 1 1111 1111 第一組地址第一組地址:2400H27FFH,譯碼器輸出的第譯碼器輸出的第9個(gè)信號作片選個(gè)信號作片選 0 0 1 0 1 0 0 0 0000 0000 1 1 1111 1111 第二組地址第二組地址:

37、2800H2BFFH ,譯碼器輸出的第譯碼器輸出的第10個(gè)信號作片選個(gè)信號作片選805.7 8086的16位存儲器接口數(shù)據(jù)總線為16位，但存儲器按字節(jié)進(jìn)行編址用兩個(gè)8位的存儲體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何產(chǎn)生？如何連接？如何連接？81讀寫數(shù)據(jù)有以下幾種情況：讀寫從偶數(shù)地址開始的16位的數(shù)據(jù)讀寫從奇數(shù)地址開始的16位的數(shù)據(jù)讀寫從偶數(shù)地址開始的8位的數(shù)據(jù)讀寫從奇地址開始的8位的數(shù)據(jù)8086讀寫16位數(shù)據(jù)的特點(diǎn)：讀16位數(shù)據(jù)時(shí)會讀兩次，每次8位。讀高字節(jié)時(shí)BHE=0，A0=1；讀

38、低字節(jié)時(shí)BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8 或 D7-D0寫16位數(shù)據(jù)時(shí)一次寫入。BHE和A0同時(shí)為0同時(shí)使用全部數(shù)據(jù)線D15D082兩種譯碼方法獨(dú)立的存儲體譯碼器獨(dú)立的存儲體譯碼器每個(gè)存儲體用一個(gè)譯碼器；缺點(diǎn)：電路復(fù)雜，使用器件多。獨(dú)立的存儲體寫選通獨(dú)立的存儲體寫選通譯碼器共用，但為每個(gè)存儲體產(chǎn)生獨(dú)立的寫控制信號但無需為每個(gè)存儲體產(chǎn)生獨(dú)立的讀信號，因?yàn)?086每次僅讀1字節(jié)。對于字，8086會連續(xù)讀2次。電路簡單，節(jié)省器件。83 一、獨(dú)立的存儲體譯碼器一、獨(dú)立的存儲體譯碼器D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-

39、A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意這這些些信信號號線線的的連連接接方方法法MEMW#信號同時(shí)有效，但只有一個(gè)存儲體被選中信號同時(shí)有效，但只有一個(gè)存儲體被選中讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？84二、獨(dú)立的存儲體寫選通二、獨(dú)立的存儲體寫選通D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS

40、#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每個(gè)存儲體用不同的讀控制信號每個(gè)存儲體用不同的讀控制信號讀16位數(shù)據(jù)時(shí)每個(gè)體被選中幾次？855.8 高速緩存（高速緩存（Cache)Cache的基本概念；基本工作原理；命中率；Cache的分級體系結(jié)構(gòu)861） 高速緩存的作用？高速緩存的作用？CPU工作速度與內(nèi)存工作速度不匹配工作速度與內(nèi)存工作速度不匹配 例如，800MHz的PIII CPU的一條指令執(zhí)行時(shí)間約為1.25ns，而133MHz的SDRAM存取時(shí)間為7.5ns，即83%的時(shí)間CPU都處于等待狀態(tài)，運(yùn)

41、行效率極低。解決：CPU插入等待周期降低了運(yùn)行速度；采用高速RAM成本太高；在CPU和RAM之間插入高速緩存成本上升不多、但速度可大幅度提高。872）工作原理）工作原理基于程序執(zhí)行的兩個(gè)特征：程序訪問的局部性：過程、循環(huán)、子程序。數(shù)據(jù)存取的局部性：數(shù)據(jù)相對集中存儲。存儲器的訪問相對集中的特點(diǎn)使得我們可以把頻繁訪問的指令、數(shù)據(jù)存放在速度非常高（與CPU速度相當(dāng)）的SRAM高速緩存CACHE中。需要時(shí)就可以快速地取出。88取指令、數(shù)據(jù)時(shí)先到CACHE中查找：找到（稱為命中）直接取出使用；沒找到到RAM中取，并同時(shí)存放到CACHE中，以備下次使用。只要命中率相當(dāng)高，就可以大大提高CPU的運(yùn)行效率，減少等待?，F(xiàn)代計(jì)算機(jī)中CACHE的命中率都在90%以上。命中率影響系統(tǒng)的平均存取速度 系統(tǒng)的平均存取速度 Cache存取速度命中率+RAM存取速度不命中率89例：RAM的存取時(shí)間為8ns，CACHE的存取時(shí)間為1ns，CACHE的命中率為90%。則存儲器整體訪問時(shí)間由沒有CACHE的8ns減少為：1ns90% + 8ns10% = 1.7ns 速度提高了近4倍。在一定的范圍內(nèi)，Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)