1、對于沒有好奇心的學(xué)生，無論老師怎樣在他身上花費(fèi)多少精力，也會徒勞無功。這是我個人的感受。唯一的救星，就是人與生俱來的好奇心。而且我覺得這是深深地根植于人性里的一種傾向。 朝永振一郎(1906-1979)1965年因重整化理論獲得諾貝爾物理學(xué)獎。D. Zhu 2012各知識單元的分?jǐn)?shù)分配第0章 引論第一章 數(shù)制與編碼 7%第二章 邏輯函數(shù)及其化簡 15%第三章 組合邏輯電路 20%第四章 時序電路分析 30%第五章 同步時序電路設(shè)計 15%第六章 集成數(shù)/模和模/數(shù)轉(zhuǎn)換器 5%第七章 可編程邏輯器件及其應(yīng)用 8%D. Zhu 2012第三章 組合邏輯電路3-1 二極管和三極管的開關(guān)特性3-2 數(shù)

2、字集成器件簡介3-3 常用組合邏輯模塊3-4 組合電路分析3-5 組合電路設(shè)計3-6 險象與競爭3-7 小結(jié)組合電路： 當(dāng)前輸出僅和當(dāng)前的輸入有關(guān)D. Zhu 20123-1 二極管和三極管的開關(guān)特性 數(shù)字電路中的晶體二極管、三極管和MOS管工作在開關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開關(guān)閉合截止?fàn)顟B(tài)：相當(dāng)于開關(guān)斷開。邏輯變量兩狀態(tài)開關(guān)： 在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關(guān)有兩種狀態(tài)：閉合、斷開。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開關(guān)的基本開關(guān)元件。D. Zhu 2012 靜態(tài)特性： 斷開時，開關(guān)兩端的電壓不管多大，等效電阻ROFF = 無窮，電流IOFF = 0。 閉合時，流

3、過其中的電流不管多大，等效電阻RON = 0，電壓UAK = 0。 動態(tài)特性： 開通時間 ton = 0 關(guān)斷時間 toff = 0 理想開關(guān)的開關(guān)特性： D. Zhu 2012客觀世界中，沒有理想開關(guān)。乒乓開關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開關(guān)，但動態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。半導(dǎo)體二極管、三極管和MOS管做為開關(guān)使用時，其靜態(tài)特性不如機(jī)械開關(guān)，但動態(tài)特性很好。D. Zhu 20123.1.1 二極管的開關(guān)特性 一、靜態(tài)特性及開關(guān)等效電路正向?qū)〞rUD(ON)0.7V（硅） 0.3V（鍺）RD幾 幾十相當(dāng)于開關(guān)閉合 二極管的伏安特性曲線D. Z

4、hu 2012反向截止時反向飽和電流極小反向電阻很大（約幾百k）相當(dāng)于開關(guān)斷開二極管的伏安特性曲線D. Zhu 2012 二極管的開關(guān)等效電路(a) 導(dǎo)通時 (b) 截止時 二極管的伏安特性曲線開啟電壓理想化伏安特性曲線D. Zhu 2012二、動態(tài)特性：若輸入信號頻率過高，二極管會雙向?qū)?，失去單向?qū)щ娮饔?。因此高頻應(yīng)用時需考慮此參數(shù)。二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r間。通常后者所需的時間長得多。 反向恢復(fù)時間tre ：二極管從導(dǎo)通到截止所需的時間。一般為納秒數(shù)量級（通常tre 5ns ）。3.1.1 二極管的開關(guān)特性 D. Zhu 2012 三極管的基本結(jié)構(gòu)是兩個反向連結(jié)

5、的PN結(jié)面，可有pnp和npn 兩種組合。三個接出來的端點依序稱為發(fā)射極（emitter,E）、基極（base,B）和集電極（collector,C）。pnp與npn三極管的電路符號:發(fā)射極特別被標(biāo)出，箭號所指的極為n型半導(dǎo)體， 和二極體的符號一致。在沒接外加偏壓時，兩個pn接面都會形成耗盡區(qū)，將中性的p型區(qū)和n型區(qū)隔開。 3.1.2 三極管的開關(guān)特性 D. Zhu 20123.1.2 三極管的開關(guān)特性 一、靜態(tài)特性及開關(guān)等效電路在數(shù)字電路中，三極管作為開關(guān)元件，主要工作在飽和和截止兩種開關(guān)狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。三極管的三種工作狀態(tài)（a）電路 （b）輸出特性曲線D. Zhu 201

6、2開關(guān)等效電路1、截止?fàn)顟B(tài) 條件：發(fā)射結(jié)反偏特點：電流約為0 D. Zhu 20122、飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點：UBES=0.7V，UCES=0.3V/硅D. Zhu 2012三極管開關(guān)等效電路(a) 截止時 (b) 飽和時D. Zhu 2012門電路用以實現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。獲得高、低電平的基本原理ViVoVccD. Zhu 2012門電路的概念： 實現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門電路。實現(xiàn)與運(yùn)算的叫與門，實現(xiàn)或運(yùn)算的叫或門，實現(xiàn)非運(yùn)算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路: 分立元件門電路：用分立的元件和導(dǎo)線連接起來構(gòu)成的門

7、電路。簡單、經(jīng)濟(jì)、功耗低，負(fù)載差。 集成門電路：把構(gòu)成門電路的元器件和連線都制作在一塊半導(dǎo)體芯片上，再封裝起來，便構(gòu)成了集成門電路。現(xiàn)在使用最多的是CMOS和TTL集成門電路。D. Zhu 2012二極管與門Y=ABD. Zhu 2012二極管或門Y=A+BD. Zhu 2012第三章 組合邏輯電路3-1 二極管和三極管的開關(guān)特性3-2 數(shù)字集成器件簡介3-3 常用組合邏輯模塊3-4 組合電路分析3-5 組合電路設(shè)計3-6 險象與競爭3-7 小結(jié)組合電路： 當(dāng)前輸出僅和當(dāng)前的輸入有關(guān)D. Zhu 20123-2 數(shù)字集成器件簡介一、集成電路的生產(chǎn)工藝二、集成電路的主要電氣指標(biāo)三、邏輯電路的輸出

8、結(jié)構(gòu)四、 正邏輯和負(fù)邏輯五、常用門電路及邏輯符號D. Zhu 2012一、集成電路的生產(chǎn)工藝TTL：晶體管-晶體管邏輯 ，速度快。 (標(biāo)準(zhǔn),S,LS,AS,ALS,F) MOS：金屬-氧化物-半導(dǎo)體邏輯，功耗低。 (PMOS,NMOS,CMOS) (HC,AHC,AC,HCT,ACT,AHCT,LV,LVC)ECL： 發(fā)射極偶合邏輯，速度更快。系列：74系列、54系列、4000系列等。命名：如SN74LS00。 SN：生產(chǎn)廠標(biāo)，Texas公司；74：系列號； LS：生產(chǎn)工藝；00：功能號，2輸入端與非門。D. Zhu 2012TTL：74系列 ( 070） 一般用于民用產(chǎn)品 54系列（5512

9、5 ） 一般用于軍事用途74S系列：肖特基系列74LS系列：低功耗肖特基系列74AS系列：高級肖特基系列74ALS系列：高級低功耗肖特基系列74H系列：高速型肖特基：提高電路工作速度的一種電路結(jié)構(gòu)的名稱， 74S系列采用了肖特基抗飽和三極管。TTL電路D. Zhu 2012例：SN74LS00廠標(biāo)系列名類型功能號00：含四個二輸入與非門的集成電路02：含四個二輸入或非門04：六組反相器7400外引線排列D. Zhu 2012TTL與非門電路輸出級的特點：在穩(wěn)定的工作狀態(tài)下T4和T5總是一個導(dǎo)通另一個截至；有效地降低了輸出級的靜態(tài)功耗，提高了驅(qū)動負(fù)載的能力。稱其為推拉式（PUSHPULL)電路。

10、輸入有低電平0.3V時，T1導(dǎo)通，T2、 T5截止，T3 、T4導(dǎo)通。（U0為高電平）輸入全部為高電平時，T1截止，T2、 T5導(dǎo)通，T3 、T4截止。（U0為低電平）D. Zhu 20123-2 數(shù)字集成器件簡介一、集成電路的生產(chǎn)工藝二、集成電路的主要電氣指標(biāo)三、邏輯電路的輸出結(jié)構(gòu)四、 正邏輯和負(fù)邏輯五、常用門電路及邏輯符號D. Zhu 2012二、集成電路的主要電氣指標(biāo)輸出高電平VOH：定義為電路輸出高電平時允許的 最低電壓。輸出低電平VOL：定義為電路輸出低電平時允許的 最高電壓。 輸入高電平VIH(Von開門電平)：輸入高電平時允許的最低電壓。 輸入低電平VIL(VOFF關(guān)門電平)：輸

11、入低電平時允許的最高電壓。1、輸入/輸出電壓D. Zhu 2012二、集成電路的主要電氣指標(biāo)2、噪聲容限高電平噪聲容限VNH：高電平上所允許疊加的最大負(fù)向 干擾電壓 VNH=VOH-VIH。低電平噪聲容限VNL：低電平上所允許疊加的最大正向 干擾電壓 VNH=VIL-VOL。D. Zhu 2012集成電路的電平參數(shù)表D. Zhu 20123、輸入/輸出電流IIH：輸入高電平時，注入到電路的電流最大值；IIL：輸入低電平時，從電路中流出電流的最大值；IOH：輸出高電平時，電路可輸出的最大電流；IOL：輸出低電平時，電路可吸收的最大電流。D. Zhu 2012扇出系數(shù)：可以驅(qū)動同類門的最大個數(shù),I

12、OL/IIL，74LS00: IOH=400uA IIH=20uA IOL=8mA IIL=0.4mA 注意： 1. 前級IOL大于后級IIL之和； 2. 關(guān)于未接輸入信號的引腳 與：多余腳接邏輯高 或：多余腳接邏輯低； 3. TTL電路的輸入端開路或接一阻抗較大的電 阻時，輸入電壓為高電平。D. Zhu 20124、平均傳輸延時時間輸出由高變低、由低變高的平均延時時間 tr：上升時間; tf：下降時間； tpdL: 輸出由高電平到低電平的傳輸延遲時間； tpdH: 輸出由低電平到高電平的傳輸延遲時間。D. Zhu 20124、平均傳輸延時時間輸出由高變低、由低變高的平均延時時間 tpdL:

13、輸出由高電平到低電平的傳輸延遲時間tpdH: 輸出由低電平到高電平的傳輸延遲時間Tpd=(tpdL+tpdH)/2：平均傳輸延遲時間D. Zhu 20125、功耗D. Zhu 20123-2 數(shù)字集成器件簡介一、集成電路的生產(chǎn)工藝二、集成電路的主要電氣指標(biāo)三、邏輯電路的輸出結(jié)構(gòu)四、 正邏輯和負(fù)邏輯五、常用門電路及邏輯符號D. Zhu 2012三、邏輯電路的輸出結(jié)構(gòu)輸出端不能并聯(lián)。1、推拉式結(jié)構(gòu)D. Zhu 2012返回推拉式輸出電路結(jié)構(gòu)存在局限性輸出端不能并聯(lián)使用: 若兩個門的輸出一高一低，當(dāng)兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數(shù)值遠(yuǎn)遠(yuǎn)超過正常的工作電流

14、，可能使門電路損壞。 輸出端也呈現(xiàn)不高不低的電平，不能實現(xiàn)應(yīng)有的邏輯功能。 D. Zhu 2012推拉式輸出電路結(jié)構(gòu)存在局限性 其次，在采用推拉式輸出級的門電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。 集電極開路門（簡稱OC門）就是為克服以上局限性而設(shè)計的一種TTL門電路。 D. Zhu 2012 OC (Open Collector)門：又稱集電極開路（漏極開路） 與非門門電路 輸出端要加上拉電阻，可以并聯(lián),并聯(lián)后的邏輯關(guān)系為與 （線與）。2、開路輸出（OC）結(jié)構(gòu) D. Zhu 2012 (1)電路結(jié)構(gòu)：輸出級

15、是集電極(漏極)開路的。 OC門的電路結(jié)構(gòu) (2)邏輯符號：用“”表示集電極開路。集電極開路的TTL與非門（a）電路 （b）邏輯符號集電極開路D. Zhu 2012(3)工作原理：當(dāng)VT3飽和，輸出低電平UOL0.3V；（輸入全為高電平） 當(dāng)VT3截止，由外接電源E通過外接上拉電阻提供高電平UOHE。（輸入至少有一個低電平）因此， OC門電路必須外接電源和負(fù)載電阻，才能提供高電平輸出信號。D. Zhu 2012 OC門的輸出端并聯(lián)，實現(xiàn)線與功能。RL為外接負(fù) 載電阻。圖2-20 OC門的輸出端并聯(lián)實現(xiàn)線與功能 Y1Y2Y000010100111Y1 =AB Y2 = CDOC門的應(yīng)用舉例D.

16、Zhu 2012用OC門實現(xiàn)電平轉(zhuǎn)換的電路 ，根據(jù)要求選擇外接電源的大小，就可以得到所需的UOH.此外，有些OC門的輸出管設(shè)計得尺寸較大，足以承受較大電流和較高電壓，可以直接驅(qū)動小型繼電器。（2）用OC門實現(xiàn)電平轉(zhuǎn)換D. Zhu 20123. 三態(tài)輸出門電路三態(tài)門電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。懸空、懸浮狀態(tài)，又稱為禁止?fàn)顟B(tài)。測電阻為，故稱為高阻狀態(tài)。測電壓為0V，但不是接地。因為懸空，所以測其電流為0A。D. Zhu 20123、三態(tài)輸出結(jié)構(gòu) 輸出端除0，1狀態(tài)外，還有一種高阻態(tài)，等效于輸出端開路。輸出端可以并聯(lián)，但要保證在同一時刻最多只有一個輸出端不是高阻態(tài)。D. Z

17、hu 2012控制端高電平有效的三態(tài)門三態(tài)門邏輯符號控制端低電平有效的三態(tài)門用“”表示輸出為三態(tài)。高電平有效低電平有效D. Zhu 2012三態(tài)門的主要應(yīng)用實現(xiàn)總線傳輸要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平。用三態(tài)門實現(xiàn)總線傳輸 如有8個門，則8個EN端的波形應(yīng)依次為高電平，如下頁所示。D. Zhu 2012D. Zhu 2012三態(tài)輸出結(jié)構(gòu)的應(yīng)用Y0Y4在同一時刻只有一個為1；當(dāng)Yi=1時，Y=di。D. Zhu 2012三態(tài)輸出結(jié)構(gòu)的應(yīng)用D. Zhu 20123-2 數(shù)字集成器件簡介一、集成電路的生產(chǎn)工藝二、集成電路的主要電氣指標(biāo)三、邏輯電路的輸出結(jié)構(gòu)四、 正邏輯和負(fù)邏輯五、常用門電路及邏輯符號D. Zhu 2012四、正邏輯和負(fù)邏輯 正邏輯：0 表示低電平，1 表示高電平; 負(fù)邏輯：1 表示低電平，0 表示高電平;電平表輸入、輸出線上帶空心箭頭的表示負(fù)邏輯約定D. Zhu 20123-2 數(shù)字集成器件簡介一、集成電路的生產(chǎn)工藝二、集成電路的主要電氣指標(biāo)三、邏輯電路的輸出結(jié)構(gòu)四、 正邏輯和負(fù)邏輯五、常用門電路及邏輯符號D. Zhu 2012五、常用門電路及邏輯符號邏輯符號用來表示集成電路芯片的邏輯功能。1、邏輯功能： 與、或、非、與非