1、數(shù)字電路課程內容設計1 設 計 題 目 數(shù)字鬧鐘電路設計2目錄課程設計要求數(shù)字鐘的功能要求數(shù)字鐘電路系統(tǒng)的組成方框圖單元電路設計整機電路3課程設計要求課程設計過程理論設計階段硬件電路實驗階段實驗報告及答辯階段應達到的基本要求獨立完成實驗的理論設計；學會查閱技術手冊和文獻資料；進一步熟悉常用集成電路的設計方法；初步掌握電路的調試技能和故障排除方法；撰寫實驗報告；4設計報告的主要內容及要求設計任務與要求設計方案比較單元電路工作原理和實現(xiàn)電路（芯片功能等）電路中用到的元件要求查出具體型號，并且按照引腳畫圖完整的整機電路正本報告只能用一種顏色的筆（不能用鉛筆）完成，包括電路圖5一、數(shù)字鐘的功能要求（一

2、）能進行正常的時、分、秒計時功能準確計時，以數(shù)字形式顯示時、分、秒的時間；小時的計時要求為24進制 23:59:590:00:00可擴展為：小時的計時要求為“12翻1” 12:59:591:00:00分和秒的計時要求為60進位；6一、數(shù)字鐘的功能要求（二）能進行手動校時 利用兩個單刀雙擲開關分別對時位和分位進行校正。校時位時，要求時位以每秒計1的速度循環(huán)計數(shù)；校分位時，要求分位以每秒計1的速度循環(huán)計數(shù)， 此時秒位計數(shù)應置0，并且分位向時位的進位必須斷開?？蓴U展為：快調和慢調兩種7一、數(shù)字鐘的功能要求（三）能進行整點報時要求發(fā)出仿中央人民廣播電臺的整點報時信號即在59分50秒起隔2秒鐘發(fā)出一次低

3、音的“嘟”信號（信號鳴叫持續(xù)時間1s，間隙1s），連續(xù)發(fā)出4次；到達整點時（即00分00秒）再鳴叫一次高音的“噠”信號（信號持續(xù)時間仍為1s）。 可擴展：報整點時數(shù)（幾點響幾聲）； 觸摸報時；8一、數(shù)字鐘的功能要求（四）具有定時鬧功能 計時過程中的任意“時”、“分”均能按時起鬧。可擴展：鬧鐘響聲時間可調9二、數(shù)字鐘電路系統(tǒng)的組成框圖 該系統(tǒng)的工作原理是：振蕩器產生高穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時間基準，再經分頻器輸出標準秒脈沖信號。秒計數(shù)器計滿60后向分計數(shù)器進位，分計數(shù)器計滿60后向小時計數(shù)器進位，小時計數(shù)器按照24或者“12翻1”規(guī)律計數(shù)。計時出現(xiàn)誤差時可以用校時電路進行校時和校分。1

4、0二、數(shù)字鐘電路系統(tǒng)的組成框圖11數(shù)字鐘電路系統(tǒng)由主體電路和擴展電路兩大部分所組成 振蕩器產生的穩(wěn)定的高頻脈沖信號，作為數(shù)字鐘的時間基準，再經分頻器輸出標準秒脈沖 秒計數(shù)器計滿60后向分計數(shù)器進位 分計數(shù)器計滿60后向小時計數(shù)器進位 小時計數(shù)器按照24或“12翻1”規(guī)律計數(shù) 計數(shù)器的輸出經譯碼器送顯示器 計時出現(xiàn)誤差時可以用校時電路進行校時和校分 三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計121振蕩器的設計 振蕩器是數(shù)字鐘的核心。 振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字

5、鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。 13 采用555定時器構成多諧振蕩器：缺點：頻率不準確。采用石英晶體振蕩器：優(yōu)點：振蕩頻率準確，電路結構簡單。 晶體振蕩器電路14如圖所示為電子手表集成電路（如5C702）中的晶體振蕩器電路；常取晶振的頻率為32768Hz，因其內部有15級2分頻集成電路，所以輸出端正好可得到1Hz的標準脈沖 555定時器實現(xiàn)電路15 如果精度要求不高也可以采用由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器。這里設振蕩頻率fo =103Hz 555555多諧振蕩器原理電路16555多

6、諧振蕩器原理電路及工作波形三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計172分頻器的設計分頻器的功能主要有兩個：一是產生標準秒脈沖信號； 二是提供功能擴展電路所需要的信號，如仿電臺報時用的1kHz的高音頻信號和500Hz的低音頻信號等 。18可選用芯片很多，例如：3片中規(guī)模集成電路計數(shù)器74LS90，74LS161等；14位二進制計數(shù)器，如CD4020、CD4060、MC14020、MC14060、74HC4020、74HC4060。秒脈沖產生電路的設計（電路形式一）19

7、輸出方波uO的頻率 =石英晶體的固有諧振頻率R1=R2F 耦合電容C2=10pF 防止寄生振蕩產生。 實際應用中，為了改善輸出波形和增強帶負載能力，通常還在Uo輸出端再加一級反相器。 石英晶體 4MHz11R1R2C1uoAC2分頻電路秒脈沖秒脈沖產生電路的設計（電路形式二）20晶體振蕩器32768Hz共32768分頻2分頻電路（共15個）CP1秒22221晶體振蕩器32768Hz1R110M 1uo32768分頻電路秒脈沖C15-50P 石英晶體 32768Hz 振蕩器中的非門和分頻電路通常由一塊集成電路CD4060（14位二進制串行計數(shù)器）實現(xiàn)。2211C2C1 石英晶體 32768Hz1

8、4級計數(shù)器 振蕩器中的非門和分頻電路通常由一塊集成電路CD4060（14位二進制串行計數(shù)器）實現(xiàn)。3腳Q14：輸出2Hz111012腳應接地CD40601 2 3 4 5 6 7 816 15 14 13 12 11 10 9VDD Q10 Q8 Q9 CLR CP1 CP0 CP0CD406015分頻電路構成的秒脈沖電路232474LS90管腳圖74LS90 NEXTBACK74LS90結構25A、兩片74LS90構成的100分頻器：BACK三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸

9、摸報時電路的設計263時、分、秒計數(shù)器的設計分和秒計數(shù)器都是模M=60的計數(shù)器，其計數(shù)規(guī)律為：00-01-58-59-00時計數(shù)器是一個“24進制”的特殊進制計數(shù)器或者是一個“12翻1”的特殊進制計數(shù)器。可采用的芯片：4位二進制同步加法計數(shù)器芯片74X161、74X163；4位二進制同步可逆計數(shù)器芯片74X191、74X193；8421BCD碼同步加法計數(shù)器芯片74X160；二-五-十進制異步加法計數(shù)器芯片74X290等等。2728 74LS92是二六十二進制計算器。六十進制計算器BACK74LS92結構29六進制二進制Q3Q1Q2Q0CLK1CLK0R02R0174LS92結構圖BACK30

10、五進制二進制Q3Q1Q2Q0CLK1CLK0R02R01R90R9174LS90結構圖BACK31用2片74LS90組成24進制計數(shù)器QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPA74LS90QD QC QB QAS9(1)S9(2)R0(1)R0(2)CPB CPA74LS90CP計數(shù)范圍為 0023R0（1）、R0（2）同時為1，輸出 清012翻1計數(shù)電路“12翻1”小時 計數(shù)器是按照“01020304050607080910111201”規(guī)律計數(shù)的，如下表：十位 個位十位 個位CKQ10Q03 Q02 Q01 Q00CKQ10Q03 Q02 Q01 Q001

11、23456700000000 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1891011121300011101 0 0 01 0 0 11 0 1 00 0 0 00 0 0 10 0 1 00 0 0 13212翻1計數(shù)電路設計思路 計數(shù)器的狀態(tài)要發(fā)生兩次跳躍：計數(shù)器計到9，即個位計數(shù)器的狀態(tài)為 1001后，在下一計數(shù)脈沖的作用下計數(shù)器進入暫態(tài)1010，利用暫態(tài)的兩個1即使個位異步置0，同時向十位計數(shù)器進位使十位計數(shù)器為1；計數(shù)到12后，在第13個計數(shù)脈沖作用下個位計數(shù)器的狀態(tài)應為0001，十位計數(shù)器的0。33 “01020304050607

12、080910111201” 個位計數(shù)特點：又加又減考慮加減計數(shù)器； 十位計數(shù)特點：0-1-0，但又不是規(guī)律性的觸發(fā)器加減可逆計數(shù)器74LS19134各控制端的作用如下: 為置數(shù)端。當 =0時將小時計數(shù)器的輸出經數(shù) 據(jù)輸入端D0D1D2D3的數(shù)據(jù)置入。為溢出負脈沖輸出端。當減計數(shù)到“0”時， 輸出一個負脈沖。 為加/減控制器。 =1時減法計數(shù)， CPA為計數(shù)脈沖。 12翻1計數(shù)電路35U/D=0，加法計數(shù)；當計數(shù)至1010時，LD=0，異步置數(shù)，0000，計數(shù)09；此時LD出現(xiàn)上升沿，D觸發(fā)器接收信號，置1；繼續(xù)計數(shù)：10、11、12；（十位由D觸發(fā)器輸出，個位由191輸出）當計數(shù)到13，即19

13、1剛出現(xiàn)0011時，U/D=1，RD=0,191開始減計數(shù)2變1，D觸發(fā)器清零，即從12翻至1.三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計364譯碼顯示電路設計74LS47、74LS48為BCD7段譯碼/驅動器。74LS47可用來驅動共陽極的發(fā)光二極管顯示器示器；74LS48則用來驅動共陰極的發(fā)光二極管顯示器。3738秒信號產生電路24進制計數(shù)器60進制計數(shù)器60進制計數(shù)器ag7秒顯示0059秒分顯示0059分小時顯示0023小時顯示譯碼器數(shù)碼管共陰極數(shù)碼管與74LS4

14、8或CD4511搭配！CD4511CD4511CD4511CD4511CD4511CD4511QDQA三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計39 5校時電路的設計 對校時電路的要求是：在小時校正時不影響分和秒的正常計數(shù)；在分校正時不影響秒和小時的正常計數(shù)。40校時方式有“快校時”和“慢校時”兩種 “快校時”是，通過開關控制，使計數(shù)器對1Hz的校時脈沖計數(shù)。 “慢校時”是用手動產生單脈沖作校時脈沖。5校時電路的設計41S1為?！胺帧庇玫目刂崎_關 S2為?！皶r”用的控制

15、開關 當S1或S2分別為“0”時可進行“快校時” 如果校時脈沖由單次脈沖產生器提供，則可以進行“慢校時” 需要注意的是，校時電路是由與非門構成的組合邏輯電路，開關S1或S2為“0”或“1”時，可能會產生抖動，接電容C1、C2可以緩解抖動。必要時還應將其改為去抖動開關電路三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計426. 定時控制電路的設計定時控制電路的設計要求 數(shù)字鐘在指定的時刻發(fā)出信號，或驅動音響電路“鬧時”；或對某裝置的電源進行接通或斷開“控制”。鬧時要求時間準確，

16、即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。 436. 定時控制電路的設計44例 要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。 解 7時59分對應數(shù)字鐘的時個位計數(shù)器的狀態(tài)為(Q3Q 2Q 1Q 0)H1=0111，分十位計數(shù)器的狀態(tài)為(Q3Q2Q1Q0)M2=0101，分個位計數(shù)器的狀態(tài)為(Q3Q2Q1Q0)M1=1001。若將上述計數(shù)器輸出為“1”的所有輸出端經過與門電路去控制音響電路，可以使音響電路正好在7點59分響，持續(xù)1分鐘后（即8點時）停響。鬧時電路45 由圖可見上午7點59分時，音響電路的晶體管導通， 則揚聲器發(fā)出1kHz的聲音。持續(xù)1分鐘到8點整晶體 管因輸入端為“0”

17、而截止，電路停鬧。M為1，表示上午；可以去掉OC門，注意計算上拉電阻的值？ 三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的設計觸摸報時電路的設計467. 正點報時電路的設計47仿廣播電臺正點報時電路的功能要求是：每當數(shù)字鐘計時快要到正點時發(fā)出聲響;通常按照4低音1高音的順序發(fā)出間斷聲響;以最后一聲高音結束的時刻為正點時刻。7. 正點報時電路的設計48表5.5.2 秒個位計數(shù)器的狀態(tài)CP(秒)Q3S1Q2S1Q1S1Q0S1功 能500000510001鳴低音520010停530011鳴低音540

18、100停550101鳴低音560110停570111鳴低音581000停591001鳴高音000000停 設4聲低音（約500Hz）分別發(fā)生在59分51秒、53秒、55秒及57秒，最后一聲高音（約1kHz）發(fā)生在59分59秒，它們的持續(xù)時間均為1秒。由表可得 7. 正點報時電路的設計49 這里采用的都是TTL與非門，如果用其它器件，則報時電路還會簡單一些。 分十位為5；分個位為9；秒十位為5；秒個位為奇數(shù)：1、3、5、7、9秒個位為9時，1KHZ響聲三、單元電路的設計振蕩器的設計分頻器的設計時、分、秒計數(shù)器的設計譯碼顯示電路設計校時電路的設計定時控制電路的設計正點報時電路的設計報整點時數(shù)電路的

19、設計觸摸報時電路的設計508. 報整點時數(shù)電路的設計51 報整點時數(shù)電路的功能是： 每當數(shù)字鐘計時到整點時發(fā)出音響，且?guī)c響幾聲。組成部分： 減法計數(shù)器 完成幾點響幾聲的功能。即從小時計數(shù)器的整點開始進行減法計數(shù)，直到零為止。 編碼器（普通的門電路）：將小時計數(shù)器的5個輸出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的編碼要求轉換為減法計數(shù)器的4個輸入端D3、D2、D1、D0所需的BCD碼。邏輯控制電路 控制減法計數(shù)器的清“0”與置數(shù)?？刂埔繇戨娐返妮斎胄盘枴?8. 報整點時數(shù)電路的設計編碼關系 分進位脈沖 小時計數(shù)器輸出 減法計數(shù)器輸入 CPQ4Q3Q2Q1Q0D3D2D1D0100001

20、000120001000103000110011400100010050010101016001100110700111011180100010009010011001101000010101110001101112100101100528. 報整點時數(shù)電路的設計53可由與非門等組合邏輯電路實現(xiàn)編碼電路加減可逆計數(shù)器74LS19154各控制端的作用如下: 為置數(shù)端。當 =0時將小時計數(shù)器的輸出經數(shù) 據(jù)輸入端D0D1D2D3的數(shù)據(jù)置入。為溢出負脈沖輸出端。當減計數(shù)到“0”時， 輸出一個負脈沖。 為加/減控制器。 =1時減法計數(shù)，CPA為計數(shù)脈沖。 8. 報整點時數(shù)電路的設計55邏輯控制電路由D觸發(fā)器74LS74與多級與非門組成 接通電源后按觸發(fā)開關S，使D觸發(fā)器清“0”，即1Q=0。該清“0”脈沖有兩個作用 其一，使74LS191的置數(shù)端，即將此時對應的小時計數(shù)器輸出的整點時數(shù)置入74LS191； 其二，封鎖1kHz的音頻信號，使音響電路無輸入脈沖。 8. 報整點時數(shù)電路的設計56邏輯控制電路由D觸發(fā)器74LS74與多級與非門組成 當分十位計數(shù)器的進位脈沖Q2M2的下降沿來到時，經G1反相，小時計數(shù)器加1。新的小時數(shù)置入74LS191。 Q2M2的下降沿同時又使74LS74的狀態(tài)翻轉，1Q經G3、G4延時后使 8. 報整點時數(shù)電路的設計57邏輯控制電路由D觸發(fā)器74LS74