1、-. z科技學(xué)院課程設(shè)計(jì)任務(wù)書課 題 名 稱 數(shù)字電壓表設(shè)計(jì)系別電子工程系專 業(yè)電子科學(xué)與技術(shù)班級(jí)電科1001班學(xué)號(hào)8姓名安啟祥指 導(dǎo) 老 師梁曉琳2021年12月9日基于FPGA數(shù)字電壓表的設(shè)計(jì)一、前言EDA是電子設(shè)計(jì)自動(dòng)化Electronic Design Automation的縮寫，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)CAD、計(jì)算機(jī)輔助制造CAM、計(jì)算機(jī)輔助測(cè)試CAT和計(jì)算機(jī)輔助工程CAE的概念開展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)

2、芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語(yǔ)言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V,精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過軟件編程下載到硬件實(shí)現(xiàn),設(shè)計(jì)周期短,開發(fā)效率高。二、設(shè)計(jì)要求設(shè)計(jì)一個(gè)數(shù)字電壓表，利用8位A/D轉(zhuǎn)換器，將連續(xù)的模擬電信號(hào)轉(zhuǎn)換成離散的數(shù)字電信號(hào)，并加以顯示，要求其量程為0-2.5V，分辨率約為0.01V，三位數(shù)碼管顯示。其中一位為整數(shù)，兩位為小數(shù)能正確顯示小數(shù)點(diǎn)。整體設(shè)計(jì)數(shù)字電壓表的根本原理數(shù)字電壓表整體設(shè)計(jì)框圖，如下列圖所示，數(shù)字電壓表系統(tǒng)由A/DTLC549轉(zhuǎn)換模

3、塊、FPGA控制模塊、數(shù)碼顯示模塊三局部構(gòu)成。FPGA控制模塊控制外部A/D轉(zhuǎn)換器自動(dòng)采樣模擬信號(hào)，通過A/D芯片轉(zhuǎn)換為數(shù)字信號(hào)，再由FPGA控制模塊控制數(shù)碼管動(dòng)態(tài)掃描向外部數(shù)碼管顯示電路輸出數(shù)據(jù)。 數(shù)碼顯示TLC549 FPGA 控制 控制A/D轉(zhuǎn)換器負(fù)責(zé)采集模擬電壓，轉(zhuǎn)換成8位數(shù)字信號(hào)送入FPGA轉(zhuǎn)換控制模塊，F(xiàn)PGA轉(zhuǎn)換控制模塊負(fù)責(zé)A/D轉(zhuǎn)換的啟動(dòng)、地址鎖存、輸入通道選擇、數(shù)據(jù)讀取、轉(zhuǎn)換等工作，數(shù)碼顯示模塊負(fù)責(zé)顯示當(dāng)前的電壓值。A/DTLC549轉(zhuǎn)換模塊TLC549是 TI公司生產(chǎn)的一種低價(jià)位、高性能的8位 A/D轉(zhuǎn)換器，它以8位開關(guān)電容逐次逼近的方法實(shí)現(xiàn) A/D轉(zhuǎn)換，其轉(zhuǎn)換速度小于 1

4、7us，最大轉(zhuǎn)換速率為 40000HZ，4MHZ典型部系統(tǒng)時(shí)鐘，電源為 3V至 6V。它能方便地采用三線串行接口方式與各種微處理器連接，構(gòu)成各種廉價(jià)的測(cè)控應(yīng)用系統(tǒng)。 TLC549各引腳功能REF+：正基準(zhǔn)電壓輸入 2.5VREF+Vcc+0.1。REF：負(fù)基準(zhǔn)電壓輸入端，-0.1VREF-2.5V。且要求：REF+REF-1V。VCC：系統(tǒng)電源3VVcc6V。GND：接地端。/CS：芯片選擇輸入端，要求輸入高電平 VIN2V，輸入低電平 VIN0.8V。DATA OUT：轉(zhuǎn)換結(jié)果數(shù)據(jù)串行輸出端，與 TTL 電平兼容，輸出時(shí)高位在前，低位在后。ANALOGIN：模擬信號(hào)輸入端，0ANALOGIN

5、Vcc，當(dāng) ANALOGINREF+電壓時(shí)，轉(zhuǎn)換結(jié)果為全1(0FFH)，ANALOGINREF-電壓時(shí)，轉(zhuǎn)換結(jié)果為全0(00H)。I/O CLOCK：外接輸入/輸出時(shí)鐘輸入端，同于同步芯片的輸入輸出操作，無(wú)需與芯片部系統(tǒng)時(shí)鐘同步。四、模塊設(shè)計(jì)局部設(shè)計(jì)程序TLC549模塊：module TLC549(clk,reset,sdata,cs,dataout,clk_ad);input clk;input reset,sdata;output 7:0dataout;output clk_ad,cs;reg 7:0dataout,dataout_r;reg cs;reg clk_ad_r,clk_r;r

6、eg 7:0count;reg 2:0temp;reg 3:0t;reg mark;reg flag;parameter2:0s0=0,s1=1,s2=2;reg 2:0c_st;/部邏輯功能描述always(posedge clk) /分頻電路begin if(count119) count=count+1;else begin count=0;clk_r=clk_r;endendalways(posedge clk) /時(shí)鐘信號(hào)begin clk_ad_r=clk_r;endalways(posedge clk_r or negedge reset) /狀態(tài)機(jī)begin if(!reset

7、) c_st=s0;else case(c_st)s0:begin cs=1;mark=0;if(temp=3)begin temp=0; c_st=s1;endelse begin temp=temp+1;c_st=s0;endends1:begin cs=0;mark=1;c_st=s2;ends2:begin cs=0;mark=1;if(flag=1)c_st=s0;else c_st=s2;enddefault:c_st=s0;endcaseendA/D轉(zhuǎn)換模塊：module lookup(V,q);input 7:0V;output 11:0q;reg 11:0q;reg 11:0

8、HB,LB;wire d1,d2,d3;always(V)begin case(V7:4) /-A/D值的高4位轉(zhuǎn)換成3位BCD碼 4b1111: HB=12b0; /-2.40 4b1110: HB=12b0;/-2.24 4b1101: HB=12b0;/-2.08 4b1100: HB=12b0;/-1.92 4b1011: HB=12b0;/-1.76 4b1010: HB=12b0;/-1.60 4b1001: HB=12b0;/-1.44 4b1000: HB=12b0; /-1.28 4b0111: HB=12b0;/-1.12 4b0110: HB=12b0; / -0.96

9、4b0101: HB=12b0; / -0.80 4b0100: HB=12b0;/-0.64 4b0011: HB=12b0;/-0.48 4b0010: HB=12b0;/-0.32 4b0001: HB=12b0;/-0.16 4b0000: HB=12b0; / -0.00 default: HB=12b1;Endcase數(shù)碼顯示模塊：module scan_led(clk_1k,d,dig,seg);/模塊名scan_ledinput clk_1k;/輸入時(shí)鐘input11:0 d;/輸入要顯示的數(shù)據(jù)output7:0dig;/數(shù)碼管選擇輸出引腳output7:0 seg;/數(shù)碼管段

10、輸出引腳reg7:0 seg_r;/定義數(shù)碼管輸出存放器reg7:0 dig_r;/定義數(shù)碼管選擇輸出存放器reg3:0 disp_dat;/定義顯示數(shù)據(jù)存放器reg2:0count;/定義計(jì)數(shù)存放器assign dig = dig_r;/輸出數(shù)碼管選擇assign seg = seg_r;/輸出數(shù)碼管譯碼結(jié)果always (posedge clk_1k) /定義上升沿觸發(fā)進(jìn)程begin if(count2)count = count + 1b1; else count=0;endalways (posedge clk_1k) begincase(count)/選擇掃描顯示數(shù)據(jù)3d0:disp

11、_dat = d11:8; /第一個(gè)數(shù)碼管3d1:disp_dat = d7:4;/第二個(gè)數(shù)碼管3d2:disp_dat = d3:0;/第三個(gè)數(shù)碼管endcasecase(count)/選擇數(shù)碼管顯示位3d0:dig_r = 8b01111111;/選擇第一個(gè)數(shù)碼管顯示3d1:dig_r = 8b10111111;/選擇第二個(gè)數(shù)碼管顯示3d2:dig_r = 8b11011111;/選擇第三個(gè)數(shù)碼管顯示endcase case(count) 3d0:seg_r7=0; 3d1:seg_r7=1; 3d2:seg_r7=1; endcaseendalways (disp_dat)beginca

12、se(disp_dat)/七段譯碼4h0:seg_r6:0 = 7b1000000;/顯示04h1:seg_r6:0 = 7b1111001;/顯示14h2:seg_r6:0 = 7b0100100;/顯示24h3:seg_r6:0 = 7b0110000;/顯示34h4:seg_r6:0 = 7b0011001;/顯示44h5:seg_r6:0 = 7b0010010;/顯示54h6:seg_r6:0 = 7b0000010;/顯示64h7:seg_r6:0 = 7b1111000;/顯示74h8:seg_r6:0 = 7b0000000;/顯示84h9:seg_r6:0 = 7b00100

13、00;/顯示9 default:seg_r6:0 = 7b1111111;endcaseendEndmodule仿真波形CLK為TLC549的時(shí)鐘輸入信號(hào)，sdata為TLC549的數(shù)據(jù)輸入信號(hào)，將其置為高電平，reset為復(fù)位信號(hào)，也置為高電平。Clk_ad為TLC549的輸出時(shí)鐘信號(hào)，cs為TLC549的片選信號(hào)，低電平有效；data_out為TLC549的8位數(shù)據(jù)輸出端；c_st為狀態(tài)機(jī)的狀態(tài)。結(jié)論實(shí)驗(yàn)數(shù)據(jù)數(shù)碼管顯示電壓值2.51V1.26V0.33V萬(wàn)用表測(cè)得電壓值2.447V1.221V0.320V2.總結(jié)通過對(duì)芯片進(jìn)展語(yǔ)言編程，控制TLC549A/D轉(zhuǎn)換芯片，來(lái)實(shí)現(xiàn)數(shù)字電壓表的功能。通過設(shè)計(jì)說(shuō)明，具有很強(qiáng)的電路描述和建模能力能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)展建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效