1、獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。邏輯0、1： 電路中用高、低電平來表示。2.1 半導體二極管和三極管的開關特性1、二極管的開關特性邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路。常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。二極管符號：正極負極uD 8/5/20221第1頁，共39頁。ui0V時，二極管截止，如同開關斷開，uo0V。ui5V時，二極管導通，如同0.7V的電壓源，uo4.3V。ui0.5V時，二極管導通。8/5/20222第2頁，共39頁。2、三極管的開關特性8/5/20223第3頁，共

2、39頁。RbRc+VCCbce截止狀態(tài)飽和狀態(tài)iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)8/5/20224第4頁，共39頁。ui=0.3V時，因為uBE0.5V，iB=0，三極管工作在截止狀態(tài)，ic=0。因為ic=0，所以輸出電壓：ui=1V時，基極電流：因為0iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uouCES0.3V例：8/5/20225第5頁，共39頁。轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止狀態(tài)uiUTuo03、場效應管的開關特性8/5/20226第

3、6頁，共39頁。2.2 分立元件門電路Y=AB1、二極管與門&8/5/20227第7頁，共39頁。2、二極管或門Y=A+B8/5/20228第8頁，共39頁。3、三極管非門uA0V時，三極管截止，iB0，iC0，輸出電壓uYVCC5VuA5V時，三極管導通。基極電流為：iBIBS，三極管工作在飽和狀態(tài)。輸出電壓uYUCES0.3V。三極管臨界飽和時的基極電流為：8/5/20229第9頁，共39頁。當uA0V時，由于uGSuA0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uYVDD10V。當uA10V時，由于uGSuA10V，大于開啟電壓UT，所以MOS管導通，且工作在可變電阻區(qū)，導通電阻

4、很小，只有幾百歐姆。輸出電壓為uY0V。8/5/202210第10頁，共39頁。2.3 TTL集成門電路一、TTL與非門工作原理倒置狀態(tài)8/5/202211第11頁，共39頁。0.3V1.0V3.6VT2，T5截止1. 有一個輸入端輸入低電平T4 ， D3導通8/5/202212第12頁，共39頁。2.1V3.6V3.6VT2飽和,T5深度飽和0.7V1.0VT3，T4截止0.3V2. 兩個輸入端都輸入高電平8/5/202213第13頁，共39頁。功能表真值表邏輯表達式輸入有低，輸出為高；輸入全高，輸出為低。8/5/202214第14頁，共39頁。74LS00內(nèi)含4個2輸入與非門，74LS20

5、內(nèi)含2個4輸入與非門。8/5/202215第15頁，共39頁。TTL非門、或非門A=0時，T2、T5截止，T3、T4導通，Y=1。A=1時，T2、T5導通，T3、T4截止，Y=0。TTL非門只有一個輸入端8/5/202216第16頁，共39頁。TTL或非門8/5/202217第17頁，共39頁。二、TTL電路的特性和參數(shù)抗干擾能力 (1)輸出高電平值VOH 典型值：3.6V VOH(min) =2.4V(2)輸出低電平值VOL 典型值：0.3V VOL(max) =0.4V8/5/202218第18頁，共39頁。(3)輸入高電平值VIH VIH(min)=VON=2.0V 保證輸出為低電平的最

6、小輸入高電平 (4)輸入低電平值VIL VIL(max)=VOFF =0.8V 保證輸出為高電平的最大輸入低電平vIvO03.6V0.3V2.4V0.4VVOFFVON(5)噪聲容限 VNH= VOH(min) VON VNL= VOFF VOL(max)8/5/202219第19頁，共39頁。2. 帶負載能力(1)輸入低電平電流IIL 典型值1.6mA(2)輸入高電平電流IIH 典型值40uA8/5/202220第20頁，共39頁。(3)輸出低電平電流IOL帶灌電流負載能力： 典型值16mAT4截止T5飽和IOL=IC58/5/202221第21頁，共39頁。(4)輸出高電平電流IOH帶拉電

7、流負載能力： 典型值0.4mAIOH=IE48/5/202222第22頁，共39頁。(5)扇出系數(shù)NO 門電路能夠驅(qū)動同類門電路的個數(shù)3.平均傳輸延遲時間tPdtPHL輸出由高電平變?yōu)榈碗娖降臅r間tPLH輸出由低電平變?yōu)楦唠娖降臅r間tPd=(tPHL+ tPLH)/28/5/202223第23頁，共39頁。TTL系列集成電路74：標準系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎上改

8、進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。8/5/202224第24頁，共39頁。三、OC （集電極開路）門及TSL（三態(tài)）門Y1 =1,Y2=0 流過T4,T5的電流很大“線與”線與：實行兩個輸出Y1,Y2相與A2B2Y2+5VT1T2D3T4T5R1R2R3R44k1.6k130W1kA1B1Y1+5VT1T2D3T4T5R1R2R3R44k1.6k130W1k

9、Y8/5/202225第25頁，共39頁。為解決一般TTL與非門不能線與而設計的，VCC、R決定電流。OC（集電極開路）門8/5/202226第26頁，共39頁。TSL （三態(tài)）門E0時，二極管D導通，T1、T3基極均被鉗制在低電平，因而T2、T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平三種狀態(tài)。E1時，二極管D截止，輸出取決于輸入A的狀態(tài)， 輸出與輸入的邏輯關系和一般反相器相同:8/5/202227第27頁，共39頁。TSL（三態(tài)）門的應用：構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TSL門處于工作狀態(tài)，而其余TSL門均處于高阻狀態(tài)，

10、這樣總線就會輪流接受各TSL門的輸出。作多路開關：E=0時，門G1使能，G2禁止，Y=A；E=1時，門G2使能，G1禁止，Y=B。信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B 。8/5/202228第28頁，共39頁。2.4 CMOS集成門電路1、CMOS非門（1）uA0V時，TN截止，TP導通。輸出電壓uYVDD10V。（2）uA10V時，TN導通，TP截止。輸出電壓uY0V。8/5/202229第29頁，共39頁。2、CMOS與非門、或非門、與門、或門、與或非門和異或門CMOS與非門A、B當中有一個或全為低電平時，TN1、TN2中有一個或全部截止，TP1、TP2

11、中有一個或全部導通，輸出Y為高電平。只有當輸入A、B全為高電平時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出Y才會為低電平。8/5/202230第30頁，共39頁。CMOS或非門只要輸入A、B當中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導通，輸出Y為低電平。只有當A、B全為低電平時，TP1和TP2才會都導通，TN1和TN2才會都截止，輸出Y才會為高電平。8/5/202231第31頁，共39頁。門與Y=AB=AB或門Y=A+B=A+BCMOS與或非門8/5/202232第32頁，共39頁。CMOS異或門3、CMOS OD門、TSL門及傳輸門

12、CMOS OD門8/5/202233第33頁，共39頁。CMOS TSL門E=1時，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。E=0時，TP2、TN2均導通，TP1、TN1構(gòu)成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。8/5/202234第34頁，共39頁。CMOS 傳輸門C0、 ，即C端為低電平（0V）、 端為高電平（VDD）時， TN和TP都不具備開啟條件而截止，輸入和輸出之間相當于開關斷開一樣。C1、 ，即C端為高電平（VDD）、 端為低電平（0V）時，TN和TP都具備了導通條件，輸入和輸出之間相當于開關接通一樣，uoui。8/5/202

13、235第35頁，共39頁。4、CMOS數(shù)字電路的特點及使用時的注意事項（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負載的能力比TTL電路強。（3）CMOS電路的電源電壓允許范圍較大，約在318V，抗干擾能力比TTL電路強。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個W，中規(guī)模集成電路的功耗也不會超過100W。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應而擊穿，在使用和存放時應注意靜電屏蔽，焊接時電烙鐵應接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應根據(jù)需要接地或接高電平。C

14、MOS數(shù)字電路的特點8/5/202236第36頁，共39頁。使用集成電路時的注意事項（1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內(nèi)，否則將導致性能下降或損壞器件。（2）數(shù)字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關系的要求接地或接高電平。TTL電路多余的輸入端懸空表示輸入為高電平；但CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。（3）TTL電路和CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉(zhuǎn)換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。8/5/202237第37頁，共39頁。利用半導體器件的開關特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具