1、 期中考試 1. 試述先行進位解決的問題及基本思想。（1）進位的傳遞速度（2）讓各位的進位與低位的進位無關(guān)，僅與兩個參加操作的數(shù)有關(guān)。由于每位的操作數(shù)是同時給出的，各進位信號幾乎可以同時產(chǎn)生，和數(shù)也隨之產(chǎn)生，所以先行進位可以提高進位的傳遞速度，從而提高加法器的運算速度。2.簡述浮點運算的基本步驟（以加法運算為例）例： 兩浮點數(shù)相加，求X+Y。 已知：X2010 0.11011011， y2100 (-0.10101100) 解：X和Y在機器中的浮點補碼表示形式為(雙符號位)： 階符 階碼 數(shù)符 尾數(shù) X： 0 0 0 1 0 0 0 1 1 0 1 1 0 1 1 Y： 0 0 1 0 0 1

2、 1 0 1 0 1 0 1 0 0 計算過程： 對階操作 階差EEx補+-EY補=00010+11100=11110 X階碼小，Mx右移2位，保留階碼E00100。 Mx補=00 00 110 110 11 下劃線上的數(shù)是右移出去而保留的附加位。 尾數(shù)相加 Mx補+MY補=000011011011+1101010100=111000101011。 規(guī)格化操作 結(jié)果的符號位與最高數(shù)值位同值,應(yīng)執(zhí)行左規(guī)處理,結(jié)果為11 00010101 10, 階碼為00 011。 舍人附加位最高位為1，采用0舍1入法處理，在所得結(jié)果的最低位+1，得新結(jié)果： M補=1100010110， M： - 011101

3、010。判溢出 階碼符號位為00，故不溢出、最終結(jié)果為： X+Y=2010 (-011101010)DRAM存儲器為什么要刷新？防止漏電，保證存儲信息不破壞。CPU如何區(qū)分指令和數(shù)據(jù)？空間：指令的地址是由程序計數(shù)器(PC)規(guī)定的，而數(shù)據(jù)的地址是由指令規(guī)定的。在程序執(zhí)行過程中，要避免修改指令,但可以修改數(shù)據(jù)。 時間：指令在前，數(shù)據(jù)在后。（時序）5、RISC和CISC分別代表什么？精簡指令系統(tǒng)計算機(RISC) 復(fù)雜指令系統(tǒng)計算機(CISC)6、求信息碼01101110的海明校驗碼。解：(1)求信息碼01101110的海明校驗碼確定海明校驗位的位數(shù)：設(shè)R為校驗位的位數(shù)，則整個碼字的位數(shù)應(yīng)滿足不等式

4、N=K+RPC。 或: 轉(zhuǎn)移指令修改其內(nèi)容。時序控制信號形成部件：根據(jù)當(dāng)前正在執(zhí)行的指令的需要，產(chǎn)生相應(yīng)的時序控制信號指令譯碼器：對指令寄存器中的操作碼進行分析解釋，產(chǎn)生相應(yīng)的控制信號。脈沖源：脈沖源產(chǎn)生一定頻率的脈沖信號作為整個機器的時鐘脈沖，是機器周期和工作脈沖的 基準(zhǔn)信號。微程序控制器的基本工作原理如下：1）當(dāng)指令取入IR中以后，根據(jù)操作碼進行譯碼，得到相應(yīng)指令的第一條微指令的地址。2）指令譯碼部件可用只讀存儲器組成，將操作碼作為只讀存儲器的輸入地址，該單元的內(nèi)容即為相應(yīng)的微指令在控制存儲器中的地址。3）根據(jù)控制存儲器中的地址從控制存儲器取出微指令，并將它存放在微指令寄存器中。4）控制字

5、段各位的輸出通過連接線直接與受控制的門相連，于是就提供了在本節(jié)所提出的控制信號。3.硬布線控制器與微程序控制器，除了操作控制信號的形成方法和原理有差別外，其余的組成部分沒有本質(zhì)上的差別。最顯著差異為兩點：1）實現(xiàn)微程序控制器的控制功能是在存放微程序的控制存儲器和存放當(dāng)前正在執(zhí)行的微指令的寄存器直接控制下實現(xiàn)的，特點:電路比較規(guī)整，各條指令控制信號的差別反映在控制存儲器的內(nèi)容上.而硬布線控制的控制信號先用邏輯式列出，經(jīng)化簡后用電路實現(xiàn).特點:電路顯得零亂且復(fù)雜，當(dāng)需修改指令或增加指令時是很麻煩的.因此微程序控制得到廣泛應(yīng)用，尤其是指令系統(tǒng)復(fù)雜的計算機，一般都采用微程序來實現(xiàn)控制功能。2）性能微程

6、序控制的速度比硬布線控制的速度低，而硬布線控制的速度快. 近年來在一些新型計算機結(jié)構(gòu)中，例如在RISC(精簡指令系統(tǒng)計算機)中，一般選用硬布線邏輯。習(xí)題 4.己知某計算機有80條指令，平均每條指令由12條微指令組成，其中有一條取指微指令是所有指令公用的，設(shè)微指令長度為32位。請算出控制存儲器容量。解：微指令所占的單元總數(shù)：(8012-80+1) 32=（8011+1 ) 32 =881 32所以控制存儲器容量可選IK 32。 5.表中給出了8條指令I(lǐng)1I8所包含的微命令控制信號。試設(shè)計微指令控制字段要求所用的控制位最少，而且保持微指令本身內(nèi)在的并行性。 解：微指令與包含的命令對應(yīng)表如表所示。從

7、表中可知，E、F、H及B、I、J分別兩兩互斥，所以微指令控制字段格式設(shè)計如下：6.某機采用微程序控制方式，微指令字長24位，水平型編碼控制的微指令格式，斷定方式，共有微命令30個，構(gòu)成4個相斥類，各包含5個、8個、14個和3個微命令，外部條件共3個。（1）控制存儲器的容量應(yīng)為多少? （2）設(shè)計出微指令的具體格式。 解：（1）30個微命令構(gòu)成4個相斥類，其中5個相斥微命令需3位編碼；8個相斥微命令需4位編碼，14個相斥微命令需4位編碼，3個相斥微命令需2位編碼：外部條件3個,采用斷定方式需2位控制位。以上共需15位。微指令字長24位，采用水平型編碼控制的微指令格式，所以還剩9位作為下址字段，這樣

8、控制存儲器的容量應(yīng)為51224. 微指令的具體格式如圖所示。 7. 已知某運算器的基本結(jié)構(gòu)如圖所示，它具有+(加)、-(減)、M(傳送)種操作。（1）寫出圖中112表示的運算器操作的微命令。（2）指出相斥性微操作。（3）設(shè)計適合此運算器的微指令格式。解:（1）圖中112表示的運算器操作的微命令分別為： 1：+ 2：- 3：M 4：R1A 5：R2A 6：R3A 7： R3B 8：R2B 9：R1B 10： BUSR1 11： BUSR2 12： BUSR3 （2）以下幾組微命令是相斥的： 1：+ 2：- 3：M 4：R1A 5：R2A 6：R3A 7： R3B 8：R2B 9：R1B10： B

9、USR1 11： BUSR2 12： BUSR3 此運算器的微指令格式如圖所示。8.已知某機采用微程序控制方式，其存儲器容量為51240(位)，微程序在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序的條件共12個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如下所示:解：（1）假設(shè)判別測試字段中每一位為一個判別標(biāo)志，那么由于有12個轉(zhuǎn)移條件，故該字段為4位，下地址字段為9位。由于控制容量為512單元，微命令字段是(40-4-9)=27位。（2）對應(yīng)上述微指令格式的微程序控制器邏輯框如圖所示：其中微地址寄存器對應(yīng)下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成微指令寄存器。

10、地址轉(zhuǎn)移邏輯的輸入是指令寄存器OP碼，和各狀態(tài)條件：以及判別測試字段所給的判別標(biāo)志(某一位為1)，其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實現(xiàn)微程序是分支轉(zhuǎn)移。 CPU結(jié)構(gòu)如圖所示，其中包括一個累加寄存器AC、一個狀態(tài)寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1)標(biāo)明圖6.9中四個寄存器的名稱。 (2)簡述取指令的數(shù)據(jù)通路。(3)簡述完成指令LDA X的數(shù)據(jù)通路（X為內(nèi)存地址，LDA功能為(X) (AC)） (4)簡述完成指令A(yù)DD Y的數(shù)據(jù)通路(Y為內(nèi)存地址，ADD功能為(AC)+(Y) (AC)。(5)簡述完成指令STA Z的數(shù)據(jù)通路(Z為內(nèi)存地址,STA

11、功能為(AC) (Z)。解:(1)A為數(shù)據(jù)緩沖寄存器MDR，B為指令寄存器IR，C為主存地址寄存器MAR，D為程序計數(shù)器PC。(2)取指令的數(shù)據(jù)通路：PCMAR MM MDR IR(3)指令LDA X的數(shù)據(jù)通路：X MAR MM MDR ALU AC(4)指令A(yù)DD Y的數(shù)據(jù)通路：Y MAR MM MDR ALU ADD AC(5)指令STA Z的數(shù)據(jù)通路：Z MAR，AC MDR MM第十章1.中斷處理過程(1)關(guān)中斷，進入不可再次響應(yīng)中斷的狀態(tài)，由硬件自動實現(xiàn)。因為接下去要保存斷點，保存現(xiàn)場。此時CPU不響應(yīng)中斷，否則，如果現(xiàn)場保存不完整，在中斷服務(wù)程序結(jié)束之后，也就不能正確地恢復(fù)現(xiàn)場并繼

12、續(xù)執(zhí)行現(xiàn)行程序。 (2)保存斷點和現(xiàn)場 為了在中斷處理結(jié)束后能正確地返回到中斷點，在響應(yīng)中斷時，必須把當(dāng)前的程序計數(shù)器PC中的內(nèi)容(即斷點)保存起來。 現(xiàn)場信息一般指的是程序狀態(tài)字，中斷屏蔽寄存器和CPU中某些寄存器的內(nèi)容。 對現(xiàn)場信息的處理有兩種方式：一種是由硬件對現(xiàn)場信息進行保存和恢復(fù)；另一種是由軟件即中斷服務(wù)程序?qū)ΜF(xiàn)場信息保存和恢復(fù)。(3)判別中斷源，轉(zhuǎn)向中斷服務(wù)程序。在多個中斷源同時請求中斷的情況下，需進一步判別中斷源，并轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序入口。 (4)開中斷。因為接下去就要執(zhí)行中斷服務(wù)程序，開中斷將允許更高級中斷請求得到響應(yīng)，實現(xiàn)中斷嵌套。 (5)執(zhí)行中斷服務(wù)程序。不同中斷源的中斷服務(wù)程序是不同的，實際有效的中斷處理工作是在此程序段中實現(xiàn)的。 (6)退出中斷。在退出時，又應(yīng)進入關(guān)中斷狀態(tài)，恢復(fù)現(xiàn)場、恢復(fù)斷點，然后開中斷，返回原程序執(zhí)行。進入中斷時執(zhí)行的關(guān)中斷、保存斷點等操作一般是由硬件實現(xiàn)的，它被稱為“中斷隱指令”。2.1)某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少?(2)如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬是多少? 解：(1) 設(shè)總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得: Dr=D/T=