1、第六章模/數(shù)與數(shù)/模轉(zhuǎn)換電路 6.1 模/數(shù)轉(zhuǎn)換電路 6.2 模/數(shù)轉(zhuǎn)換電路 6.3 集成ADC與DAC及其應(yīng)用 圖61 6.1.1ADC的基本工作原理1取樣和保持取樣（也稱采樣或抽樣）是將時(shí)間上連續(xù)變化的信號(hào)轉(zhuǎn)換為時(shí)間上離散的信號(hào)，即將時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為一系列等間隔的脈沖，脈沖的幅度取決于輸入模擬量，其過程如圖611所示。圖中UI(t)為輸入模擬信號(hào)，S(t)為采樣脈沖，O(t)為取樣后的輸出信號(hào)。 6.1 模/數(shù)轉(zhuǎn)換電路圖611 圖612(a)取樣保持電路原理圖；(b)輸出波形圖 圖613 (a)只舍不入法；(b)有舍有入法 6.1.2逐次逼近型ADC逼近型ADC的結(jié)構(gòu)框圖如圖6

2、14所示，它包括四個(gè)部分：電壓比較器、D/A轉(zhuǎn)換器、逐次逼近寄存器和控制邏輯。 圖614 例6-1-1 3位逐次逼近型A/D轉(zhuǎn)換器如圖6-1-5所示，分析其工作原理。 圖6-1-5 6.1.3雙積分型ADC1電路組成雙積分型ADC的轉(zhuǎn)換原理是先將模擬電壓UI轉(zhuǎn)換成與其大小成正比的時(shí)間間隔T，再利用基準(zhǔn)時(shí)鐘脈沖通過計(jì)數(shù)器將T變換成數(shù)字量。圖616是雙積分型ADC的原理框圖，它由積分器、零值比較器、時(shí)鐘控制門G和計(jì)數(shù)器（計(jì)數(shù)定時(shí)電路）等部分構(gòu)成。 圖61-6 1)積分器 2)零值比較器 圖 6-1-7 (612) （2）比較階段：開關(guān)轉(zhuǎn)至UR后，積分器對(duì)基準(zhǔn)電壓進(jìn)行負(fù)向積分，積分器輸出為 (613

3、) 解得(614) 由上式可見，計(jì)數(shù)器記錄的脈沖數(shù)與輸入電壓UI成正比，計(jì)數(shù)器記錄個(gè)脈沖后的狀態(tài)就表示了 UI的數(shù)字量的二進(jìn)制代碼，從而實(shí)現(xiàn)了A/D轉(zhuǎn)換。 分辨率= 2轉(zhuǎn)換速度轉(zhuǎn)換速度是指完成一次轉(zhuǎn)換所需的時(shí)間。轉(zhuǎn)換時(shí)間是從接到轉(zhuǎn)換啟動(dòng)信號(hào)開始，到輸出端獲得穩(wěn)定的數(shù)字信號(hào)所經(jīng)過的時(shí)間。A/D轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型，不同類型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度相差很大。雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最慢，需幾百毫秒左右；逐次逼近式A/D轉(zhuǎn)換器的轉(zhuǎn)換速度較快，轉(zhuǎn)換速度在幾十微秒；并聯(lián)型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快，僅需幾十納秒時(shí)間。 3相對(duì)精度（轉(zhuǎn)換誤差）在理想情況下，輸入模擬信號(hào)所有轉(zhuǎn)換點(diǎn)應(yīng)當(dāng)

4、在一條直線上，但實(shí)際的特性不能做到。相對(duì)精度是指實(shí)際的轉(zhuǎn)換點(diǎn)偏離理想特性的誤差。顯然，誤差越小，相對(duì)精度越高。 6.2數(shù)/模轉(zhuǎn)換電路6.2.1DAC的基本工作原理D/A轉(zhuǎn)換器是將輸入的二進(jìn)制數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，并以電壓或電流的形式輸出，因此，D/A轉(zhuǎn)換器可以看做是一個(gè)譯碼器。一般常用的是線性D/A轉(zhuǎn)換器，其輸出模擬電壓U和輸入數(shù)字量D之間成正比關(guān)系，即UkD，其中k為常數(shù)。D/A轉(zhuǎn)換器的一般結(jié)構(gòu)如圖621所示，圖中數(shù)據(jù)鎖存器用來暫時(shí)存放輸入的數(shù)字信號(hào)，這些數(shù)字信號(hào)控制數(shù)字位模擬開關(guān)，將參考電壓按位切換到電阻譯碼網(wǎng)絡(luò)中變成加權(quán)電流，然后經(jīng)運(yùn)放求和，輸出相應(yīng)的模擬電壓，完成D/A轉(zhuǎn)換過程。圖6

5、21 6.2.2倒T型電阻網(wǎng)絡(luò)DAC一個(gè)四位倒T型電阻網(wǎng)絡(luò)DAC（按同樣結(jié)構(gòu)可以將它擴(kuò)展到任意位）如圖622所示。它由數(shù)據(jù)鎖存器、數(shù)字位模擬開關(guān)、R2R倒T型電阻網(wǎng)絡(luò)、運(yùn)算放大器及基準(zhǔn)電壓源UREF組成。 圖62-2 數(shù)字位模擬開關(guān)S3、S2、S1、S0分別受數(shù)據(jù)鎖存器輸出的數(shù)字信號(hào)D3、D2、D1、D0的控制。當(dāng)某位數(shù)字信號(hào)為1時(shí)，相應(yīng)的數(shù)字位模擬開關(guān)接至運(yùn)算放大器的反相輸入端；若為0則接至同相輸入端，開關(guān)S3、S2、S1、S0在運(yùn)算放大器求和點(diǎn)與地之間轉(zhuǎn)換，因此，無論數(shù)字信號(hào)如何變化總有如下結(jié)論成立：（1）分別從虛線A、B、C、D處向右看的二端網(wǎng)絡(luò)等效電阻都是R。 （2）不論模擬開關(guān)接到運(yùn)

6、算放大器的反相輸入端（地），還是接到同相輸入端（虛地），也就是不論輸入數(shù)字信號(hào)是1還是0，各支路的電流不變。 （3）由UREF向里看的等效電阻為R，數(shù)碼無論是0還是1，開關(guān)Si都相當(dāng)于接地。因此，由UREF流出的總電流為IREFUREF/R，而流入2R支路的電流是依2的倍數(shù)遞減，流入運(yùn)算放大器的電流為 (621) 運(yùn)算放大器的輸出電壓為 若RFR，并將IREF=UREF/R代入上式，則有 (622) 從參考電壓端輸入的電流為 (623) 可見，輸出模擬電壓正比于數(shù)字量2i。 6.2.3DAC的主要技術(shù)指標(biāo)1分辨率分辨率用輸入二進(jìn)制數(shù)的有效位數(shù)表示。在分辨率為n位的D/A轉(zhuǎn)換器中，輸出電壓能區(qū)分

7、2n個(gè)不同的輸入二進(jìn)制代碼狀態(tài)，能給出2n個(gè)不同等級(jí)的輸出模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓ULSB與最大輸出電壓UFSR的比值來表示，即 (624) 10位D/A轉(zhuǎn)換器的分辨率為 2轉(zhuǎn)換精度DAC的轉(zhuǎn)換精度與轉(zhuǎn)換誤差有關(guān)。在實(shí)際應(yīng)用中，常將轉(zhuǎn)換精度分為絕對(duì)精度和相對(duì)精度。絕對(duì)精度表示D/A轉(zhuǎn)換器的實(shí)際輸出模擬電壓值與理論值之差，一般應(yīng)低于數(shù)字量最低有效位（LSB）的1/2；相對(duì)精度表示在量程范圍內(nèi)，任一數(shù)碼的模擬量輸出與理論值之差，一般用相對(duì)于數(shù)字量最低位（LSB：最低位，MSB：最高位）的多少倍來表示，如LSB/2、1LSB等。 轉(zhuǎn)換誤差主要指靜態(tài)誤差，包括以下幾種：(1)

8、非線性誤差：由電子開關(guān)導(dǎo)通的電壓降和電阻值的偏差而引起。(2)比例系數(shù)誤差：由參考電壓UREF的偏離而引起。(3)漂移誤差：由集成運(yùn)放的零點(diǎn)漂移而引起。運(yùn)放增益的變化也會(huì)引起漂移誤差。 3輸出建立時(shí)間從輸入數(shù)字信號(hào)起，到輸出電壓或電流到達(dá)穩(wěn)定值時(shí)所需要的時(shí)間，稱為輸出建立時(shí)間。通常以大信號(hào)工作下，輸入由全0變?yōu)槿?或由全1變?yōu)槿?時(shí)，輸出電壓達(dá)到某一規(guī)定值所需的時(shí)間作為輸出建立時(shí)間。 6.3集成C與DAC及其應(yīng)用6.3.1八位集成ADC0809集成ADC的品種很多，ADC0809是其中的一種，它是采用COMS工藝制成的八位八通道單片集成AD轉(zhuǎn)換器，屬于逐次逼近型ADC，適用于分辨率較高而轉(zhuǎn)換速

9、度適中的場(chǎng)合。 1ADC0809的結(jié)構(gòu)ADC0809的結(jié)構(gòu)框圖及管腳排列圖如圖631所示。ADC0809由8選1模擬開關(guān)、地址鎖存與譯碼器、ADC、三態(tài)輸出鎖存緩沖器組成。其中ADC由四個(gè)主要部分組成：256個(gè)電阻組成的電阻網(wǎng)絡(luò)（256R網(wǎng)絡(luò)）、樹狀開關(guān)、逐次近似寄存器SAR和比較器。樹狀開關(guān)是ADC0809的特點(diǎn)。ADC0809與一般逐次比較ADC的另一個(gè)不同點(diǎn)是：它含有一個(gè)八通道單端信號(hào)模擬開關(guān)和一個(gè)地址譯碼器。地址譯碼器選擇8個(gè)模擬信號(hào)之一送入ADC進(jìn)行A/D轉(zhuǎn)換，因此，適用于數(shù)據(jù)采集系統(tǒng)。 圖63-1(a)結(jié)構(gòu)框圖；(b)管腳排列圖 （1）8選1模擬開關(guān)及地址鎖存與譯碼器。ADC080

10、9通過IN0IN7可輸入八路單端模擬電壓。ALE將三位地址線ADDC、ADDB和ADDA進(jìn)行鎖存，然后由譯碼電路選通八路模擬輸入中的某一路進(jìn)行A/D轉(zhuǎn)換，地址譯碼與選通輸入的關(guān)系如表63-1所示。 表631地址譯碼選通表 （2）八位D/A轉(zhuǎn)換器。ADC0809內(nèi)部由樹狀開關(guān)和256R網(wǎng)絡(luò)構(gòu)成八位D/A轉(zhuǎn)換器，其輸入為逐次近似寄存器SAR的八位二進(jìn)制數(shù)據(jù)，輸出為UST，變換器的參考電壓為UR(+)和UR(-)。 （3）逐次近似寄存器SAR和比較器。在比較前，SAR為全0。變換開始，先使SAR的最高位為1，其余仍為0，此數(shù)字控制樹狀開關(guān)輸出UST。UST和模擬輸入U(xiǎn)IN送比較器進(jìn)行比較,若USTU

11、IN，則比較器輸出邏輯0，SAR的最高位由1變?yōu)?；若USTUIN，則比較器輸出邏輯1，SAR的最高位保持1。此后，SAR的次高位置1，其余較低位仍為0，而以前比較過的高位保持原來值。再將UST和UIN進(jìn)行比較，此后的過程與上述類似，直到最低位比較完為止。（4）三態(tài)輸出鎖存緩沖寄存器。轉(zhuǎn)換結(jié)束后，SAR的數(shù)字送入三態(tài)輸出鎖存緩沖寄存器，以供讀出。2引腳功能IN0IN7：8路模擬輸入信號(hào)。 UR()和UR()：基準(zhǔn)電壓的正端和負(fù)端，由此施加基準(zhǔn)電壓，基準(zhǔn)電壓的中心點(diǎn)應(yīng)在UCC/2附近，其偏差不應(yīng)超過0.1V。 ADDA、ADDB、ADDC：模擬輸入端選通地址輸入。 (4)ALE：地址鎖存允許信號(hào)

12、輸入,高電平有效。當(dāng)ALE上升沿到來時(shí)，地址鎖存器可對(duì)ADDA、ADDB、ADDC鎖定。為了穩(wěn)定鎖存地址，即在ADC轉(zhuǎn)換周期內(nèi)模擬多路開關(guān)穩(wěn)定地接通在某一通道。ALE脈沖寬度大于100ns。下一個(gè)ALE上升沿允許通道地址更新。實(shí)際使用中，要求ADC開始轉(zhuǎn)換之前地址就應(yīng)鎖存，所以，通常將ALE和START連在一起，使用同一個(gè)脈沖信號(hào)，上升沿鎖存地址，下降沿啟動(dòng)轉(zhuǎn)換。(5)D0D7：數(shù)碼輸出。 (6)OE：輸出允許信號(hào)，高電平有效。即當(dāng)OE1時(shí)，打開輸出鎖存器的三態(tài)門，將數(shù)據(jù)送出。(7)CLK：時(shí)鐘脈沖輸入端。一般在此端加500kHz的時(shí)鐘信號(hào)。(8)START：啟動(dòng)信號(hào)。為了啟動(dòng)A/D轉(zhuǎn)換過程，

13、應(yīng)在此引腳加一個(gè)正脈沖，脈沖的上升沿將內(nèi)部寄存器全部清零，在其下降沿開始A/D轉(zhuǎn)換過程。 (9)EOC：轉(zhuǎn)換結(jié)束信號(hào)輸出端。在START信號(hào)上升沿之后18個(gè)時(shí)鐘周期內(nèi)，EOC信號(hào)變?yōu)榈碗娖健．?dāng)轉(zhuǎn)換結(jié)束后，數(shù)據(jù)可以讀出時(shí)，EOC變?yōu)楦唠娖?。即EOC0表示轉(zhuǎn)換正在進(jìn)行，EOC1表示轉(zhuǎn)換已經(jīng)結(jié)束。根據(jù)EOC的這一特點(diǎn)，EOC可以作為微機(jī)的中斷請(qǐng)求信號(hào)或查詢信號(hào)。顯然，只有EOC1以后，才可以讓OE為高電平，這時(shí)讀出的數(shù)據(jù)才是正確的轉(zhuǎn)換結(jié)果。結(jié)合電路框圖可將ADC0809的工作時(shí)序總結(jié)成如圖632所示的波形。 圖63-2 6.3.2集成DAC0832根據(jù)DAC的位數(shù)、速度不同，集成DAC可以有多種型號(hào)。DAC0832是常用的集成DAC，它是用CMOS工藝制成的雙列直插式單片八位DAC，由一個(gè)八位輸入寄存器、一個(gè)八位DAC寄存器和一個(gè)八位D/A轉(zhuǎn)換器三大部分組成，D/A轉(zhuǎn)