1、H等值的數(shù)是（ 10 8 D (251)ABABCnY個。 B 82=1&11 D.2AB AC）。FFnBC與其相等的函數(shù)為（ D H等值的數(shù)是（ 10 8 D (251)ABABCnY個。 B 82=1&11 D.2AB AC）。FFnBC與其相等的函數(shù)為（ D -1 ）。ABAC C. AB BC D. AB C1.下列表示與十六進制 (AA) C ）。 A (160) B (276) 2 82. 如圖 1所示 TTL門電路， F(A,B) 的邏輯為（ A ）。A.F=AB B.F=ABC.F=AB D.F=A +圖 1 3. 邏輯電路如右圖，函數(shù)式為（ A ）。 A 、F=AB+C ；

2、 B 、F=AB +C； C 、F= ； D 、F=A+BC圖 2 4.n 個變量可以構成 （ C ）個最小項。A.n B.2n C.25已知邏輯函數(shù) A. B.6. 采用OC門主要解決了 ( B ) A TTL與非門不能相與的問題B. TTL與非門不能線與的問題C. TTL與非門不能相或的問題D. TTL與非門不能相加的問題7八路數(shù)據(jù)選擇器 ,其地址輸入 (選擇控制)端有( C )A. 1 B. 2 C. 3 D. 8 8. 只能按地址讀出信息，而不能寫入信息的存儲器為（A.RAM B.ROM C.PROM D.EPROM 9單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（ A ）。 A 、一個穩(wěn)態(tài)、一個暫態(tài) B

3、 、兩個穩(wěn)態(tài) C 、只有一個穩(wěn)態(tài) D 、沒有穩(wěn)態(tài)10T觸發(fā)器，在 T=1時，加上時鐘脈沖，則觸發(fā)器 ( B ) 。A保持原態(tài) B. 翻轉(zhuǎn) C. 置 1 D. 置 0 填空題1將八進制 (123) 數(shù)轉(zhuǎn)換為等值的十六進制數(shù)是 _（53）H_。2寫出二進制數(shù)（-1001）的原碼和補碼 _11001_、_10111_。1 2 31 2 1 2 31 2 31_同或門3_或門2_ ；F2_與非門_ ；_ 。4存儲容量為 4K位的 RAM存儲器，其地址線為 _12_條、數(shù)據(jù)線為_8_條。5兩輸入同或門輸入為 01時，則輸出為 _0_。6組合邏輯電路的輸出只與當時的 _當前_狀態(tài)有關，而與電路_之前 _的

4、輸入狀態(tài)無關。它的基本單元電路是_邏輯門_。7.常用邏輯門電路的真值表如表 1所示，則 F 、F 、F 分別屬于何種常用邏輯門。表 1 A B F F F0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 FF8 A/D 轉(zhuǎn) 換 是 將 模 擬 信 號轉(zhuǎn) 換 為 數(shù) 字 信 號 ， 轉(zhuǎn) 換 過 程 有 _采 樣_,_ 保 持 _,_ 量 化 _,_ 編 碼_。9在一個 CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的 _空翻_，觸發(fā)方式為 _邊沿_式或_主從_式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象。三、解答題1（1）化簡函數(shù) F(A, B,C,D) ABCD ABD

5、BCD ABCD BC；（2）用卡諾圖化簡邏輯函數(shù) L=AB C+AB+A C+B C+C+CD 。F(A,B,C,D)=AB+BC+BDF（A,B,C,D）=AB+C+D 2分析如圖 3所示電路，寫出其真值表和最簡表達式。L1=ABL2=AB L3=A BL4=A B 圖 3單項選擇題1.將二進制數(shù) (101011.101) 轉(zhuǎn)換為等值的十進制數(shù)為 ( C )A 58.625 B 59.625 C 43.625 D 60.525 (0,2,4,5)的最簡與或非式為（ A AB BENBB2 N、RS=1 CB1）。、AB(0,2,4,5)的最簡與或非式為（ A AB BENBB2 N、RS=

6、1 CB1）。、AB AC BCAD、RS=0 DFABAC、RS=10 ACA、 ACC、 D 、3. 如圖 1所示 TTL門電路，當 =0時，F(xiàn)的狀態(tài)為（ A ）。A.F=A B B.F=AC.F=AB D.F=A 圖1 4函數(shù) F(A,B,C)=AB+BC+AC的最小項表達式為 ( B ) 。AF(A,B,C)= m（0，2，4） B. (A,B,C)= m（3，5，6，7）CF(A,B,C)= m（0，2，3，4） D. F(A,B,C)= m（2，4，6，7）5. 如圖 2所示，該卡諾圖所表示的邏輯關系式是（ C ）。A L (0,3,5,7,14)B L (1,3,5,12)C L

7、D L B AB AD 圖 2 6下列電路中，不屬于時序邏輯電路的是 ( B ) 。A計數(shù)器 B. 全加器 C. 寄存器 D. 鎖存器7. 若將一個 TTL異或門（設輸入端為 A、B）當作反相器使用，則 A、B端應怎樣連接 ( B ) 。AA或B中有一個接低電平 B.A或 B中有一個接高電平C.A和B并聯(lián)使用 D.不能實現(xiàn)8. N 個觸發(fā)器可以構成最大計數(shù)長度（進制數(shù)）為 ( D ) 的計數(shù)器。 A.N B.2N C.N D.29. RS觸發(fā)器要求狀態(tài)由 0 1 其輸入信號為（ A ）。A、RS=01 B10.可以用來代表 A/D轉(zhuǎn)換器分辨率的是 ( C ) 。A. 轉(zhuǎn)換時間 B. 轉(zhuǎn)換精度C

8、. 轉(zhuǎn)換器的位數(shù) D. 逐次逼近型或者雙積分型轉(zhuǎn)換器填空題1. 函數(shù)式 Y=A 結(jié)果為 1的條件是 _A=0,B=0 。2有一數(shù)碼 10010010，作為自然二進制數(shù)時，它相當于十進制數(shù) _146_，作為 8421BCD碼時，它相當于十進制數(shù) _92_。3將模擬信號轉(zhuǎn)換為數(shù)字信號應采用 _模數(shù)（A/D）_轉(zhuǎn)換器。4. 電路如圖 3所示，分析電路的輸入與輸出的邏輯關系，得輸出端 F的邏輯表達式 F=_AB_。 A 1B圖 3 5.為了實現(xiàn)高的頻率穩(wěn)定度，常采用 _石英晶體_振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入 _暫穩(wěn)_態(tài)。6觸發(fā)器按功能分可分為 _RS觸發(fā)器_、_T觸發(fā)器_、_T觸發(fā)器_、_JK

9、觸發(fā)器_和_D觸發(fā)器_。7. 時序邏輯電路在結(jié)構上包含 _組合邏輯電路 _和_存儲電路_兩部分。8. 數(shù)字信號的特點是在 _時間_上和_幅度_上都是斷續(xù)變化的，其高電平和低電平常用 _1_和_0_來表示。9觸發(fā)器有 _2_個穩(wěn)態(tài)，存儲 8位二進制信息要 _8_個觸發(fā)器。解答題1.化簡邏輯函數(shù) (1) F AB AB BC BC；(2) L A (B C)(A B C)(A B C)。(1)F=BC+BC+AB (2)L=A+B C 2、試設計一個 4 輸入、4 輸出邏輯電路。當控制信號 C=0時，輸出狀態(tài)與輸入狀態(tài)相反； C=1時，輸出狀態(tài)與輸入狀態(tài)相同?？梢圆捎酶鞣N邏輯功能的門電路來實現(xiàn)。設

10、 A1,A2,A3,A4 為輸入； B1,B2,B3,B4 為輸出發(fā)現(xiàn) B1只與 C和 A1有關（同理 B2,B3,B4）A1(A2,A3,A4) C B1(B2,B3,B4) 0 0 1 0 1 0 1 0 0 1 1 1 得出 B1=A1C B2=A2 C B3=A3C B4=A4C3.已知某電路輸入信號 A、B、C、及輸出信號 Y的波形圖如圖 4所示，（1）寫出 Y（A,B,C）的邏輯函數(shù)表達式；（2）用 3線-8 線譯碼器 74138和少量門電路實現(xiàn)邏輯函數(shù) Y。圖 4 B 0 0 1 1 0 0 1 1 0 其余為 1 B 0 0 1 1 0 0 1 1 0 其余為 1 輸出所以加個

11、與非門 ,A2A1A0=ABC,162、100100 、100101 1的輸入變量取值組合有 ( D)。m（3，5，6，7）m（2，4，6，7）（ A ） 處理。部分接高電平，部分接低電平部分接低電平，部分懸空 B ）。的觸發(fā)器抗干擾能力最強。邊沿觸發(fā)E E = E2A1A0=011，則輸出 7 0）。C 0 1 0 1 0 1 0 1 B ）。）。種。1=1， 2A 2B=0）時，地址碼。Y 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 1 Y=C+B=(BC)=m0+m1+m2+m4+m5+m6而 74138系列的為輸入地址碼為得到解答如圖單項選擇題1. 將（3D.CE） 十

12、六進制數(shù)轉(zhuǎn)換為等值的二進制數(shù)是（2帶符號位二進制數(shù) (111011) 的反碼和補碼分別是（ D A111011、100101 B. 100100C. 100100、111011 D. 1001003. 一只四輸入端或非門，使其輸出為 A. 7 B. 8 C. 15 D. 1 4. 函數(shù) F(A,B,C)=AB+BC的最小項表達式為 ( A ) AF(A,B,C)= m（3，6，7） B. (A,B,C)=CF(A,B,C)= m（0，2，3，4） D. F(A,B,C)=5. 如將TTL與非門作非門使用，則多余輸入端應做 A. 全部接高電平 B. C. 全部接低電平 D. 6. 如圖 1所示，

13、根據(jù)邏輯圖，下列正確的邏輯式是（AY=B(A+C)+AB B. Y=A(B+C)+BC C. Y=A(B+C)+AC D. Y=C(B+A)+BC 圖 1 7. 觸發(fā)器三種觸發(fā)方式中， ( D ) A 電平觸發(fā) B. 脈沖觸發(fā) C. 主從觸發(fā) D.8已知 74LS138譯碼器的輸入三個使能端（A Y Y 是( C ) 9門電路的抗干擾能力取決于（ A ,Q2A1A0=110Y Y Y Y Y Y Y Y0應為_?！?”CP,Q2A1A0=110Y Y Y Y Y Y Y Y0應為_?！?”CPQL ABCD ABCD AB AD ABCB 0 0 7 6 5 4 3 2 1QQK QC 0 1

14、 Y 1 0 C. 扇出系數(shù) D.空載功耗10.設圖中所有觸發(fā)器的初始狀態(tài)皆為 0，找出圖中觸發(fā)器在時鐘信號作用下端輸出電壓波形恒為 0的是：（ BC ）圖。（我覺得兩圖都是） A B C D 1把二進制數(shù) 1010101.101 換算成十進制數(shù)為 _85.625_。2函數(shù) Y=AB+AC的最小項表達式為 _m4+m6+m7_。3 觸發(fā)器三種觸法方式分別為： _主從式觸發(fā) _，_邊沿式觸發(fā)_，_電平觸發(fā) _。4時序電路可分為 _同步時許邏輯電路 _和_異步時序邏輯電路_兩大類。574LS138是 3線8線譯碼器，譯碼為輸出低電平有效，若輸入為 A時，輸出 6 A/D轉(zhuǎn)換是將模擬信號轉(zhuǎn)換為數(shù)字信

15、號，轉(zhuǎn)換過程有 _采樣_,_保持_,_量化_,_編碼_。7RS觸發(fā)器、JK觸發(fā)器、JD觸發(fā)器和QQ T觸發(fā)器的特性方程依次是：JQn+1=JQn+Kn，CPQn+1=D 和 Qn+1=TQn+TQn 8. CMOS門電路如圖 2所示，分析電路的輸入與輸出的邏輯關系，得輸出端K F的邏輯表達式 F=_。圖 2 圖 3 9. 測得某邏輯門輸入 A、B和輸出 F的波形如圖 3所示，則 F（A，B）的表達式為_F=AB+AB=A同或 B_。10. 描述時序電路的邏輯功能， 除邏輯邏輯方程式之外，還有另外 3種方法，它們是：狀態(tài)圖、 _功能表_和_卡諾圖_。1.（1）用代數(shù)法化簡 F B ABC AC

16、AB，（2）用卡諾圖化簡 。(1)F=B+ABC+A+C+A+B=B+A+C+ABC =ABC+ABC =1 (2)L=AB +AD +AC2. 寫出如圖 4所示組合邏輯電路的最簡表達式，列出真值表。圖 4 Y=(A(ABC) )+(B(ABC) )+(C(ABC) )=ABC+A BCA 0 0 1 1 0 0 1 1 Q3n+1=Q2nQ3n+Q1nQ3n Q2n+1=Q3nQ2n+Q3nQ2n=Q3n Q1n+1=Q2n Q1 n+1 0 0 1 1 0 0 1 1 0 1 1 1 0 0 1 1 Q3n+1=Q2nQ3n+Q1nQ3n Q2n+1=Q3nQ2n+Q3nQ2n=Q3n Q1n+1=Q2n Q1 n+1 0 0 1 1 0 0 1 1 0 1 0 1 0