3.4

.1過程語句initialalways在一個模塊（module）中，使用initial和always語句的次數(shù)是不受限制的。initial語句常用于仿真中的初始化，initial過程塊中的語句僅執(zhí)行一次；always塊內(nèi)的語句則是不斷重復(fù)執(zhí)行的。always過程語句使用模板always@(<敏感信號表達式event-expression>)begin//過程賦值//if-else，case，casex，casez選擇語句//while，repeat，for循環(huán)//task，function調(diào)用end“always”過程語句通常是帶有觸發(fā)條件的，觸發(fā)條件寫在敏感信號表達式中，只有當(dāng)觸發(fā)條件滿足時，其后的“begin-end”塊語句才能被執(zhí)行。Casez：處理不考慮高阻值的過程reg[7:0]ir;casez(ir)8'b1???????:instruction1(ir);8'b01??????:instruction2(ir);8'b00010???:instruction3(ir);8'b000001??:instruction4(ir);endcaseCasex：處理不考慮高阻值和不定值的過程reg[7:0]r,mask;mask=8'bx0x0x0x0;casex(r^mask)8'b001100xx:stat1;8'b1100xx00:stat2;8'b00xx0011:stat3;8'bxx001100:stat4;;endcase敏感信號表達式“event-expression”敏感信號表達式又稱事件表達式或敏感信號列表，即當(dāng)該表達式中變量的值改變時，就會引發(fā)塊內(nèi)語句的執(zhí)行。因此敏感信號表達式中應(yīng)列出影響塊內(nèi)取值的所有信號。若有兩個或兩個以上信號時，它們之間用“or”連接。例如：@(a) //當(dāng)信號a的值發(fā)生改變@(aorb) //當(dāng)信號a或信號b的值發(fā)生改變@(posedgeclock) //當(dāng)clock的上升沿到來時@(negedgeclock) //當(dāng)clock的下降沿到來時@(posedgeclkornegedgereset) //當(dāng)clk的上升沿到來或reset信號的下降沿到來敏感信號列表舉例（4選1數(shù)據(jù)選擇器）modulemux4_1(out,in0,in1,in2,in3,sel);outputout;inputin0,in1,in2,in3;input[1:0]sel;regout;always@(in0orin1orin2orin3orsel)//敏感信號列表case(sel)2'b00: out=in0;2'b01: out=in1;2'b10: out=in2;2'b11: out=in3;default:out=2'bx;endcaseendmoduleposedge和negedge關(guān)鍵字對于時序電路，事件通常是由時鐘邊沿觸發(fā)的，為表達邊沿這個概念，Verilog提供了posedge和negedge關(guān)鍵字來描述。比如：【例】同步置數(shù)、同步清零的計數(shù)器modulecount(out,data,load,reset,clk);output[7:0]out;input[7:0]data;inputload,clk,reset;reg[7:0]out;always@(posedgeclk)//clk上升沿觸發(fā)beginif(!reset) out=8'h00;//同步清0，低電平有效elseif(load)out=data; //同步預(yù)置else out=out+1; //計數(shù)endendmodule3.4.2塊語句塊語句是由塊標(biāo)志符begin-end或fork-join界定的一組語句，當(dāng)塊語句只包含一條語句時，塊標(biāo)志符可以缺省。begin-end串行塊中的語句按串行方式順序執(zhí)行。比如：

begin regb=rega; regc=regb; end由于begin-end塊內(nèi)的語句順序執(zhí)行，在最后，將regb、regc的值都更新為rega的值，該begin-end塊執(zhí)行完后，regb、regc的值是相同的。3.4.3賦值語句1、持續(xù)賦值語句（ContinuousAssignments）assign為持續(xù)賦值語句，主要用于對wire型變量的賦值。比如：assignc=a&b;在上面的賦值中，a、b、c三個變量皆為wire型變量，a和b信號的任何變化，都將隨時反映到c上來。2、過程賦值語句（ProceduralAssignments）過程賦值語句多用于對reg型變量進行賦值。過程賦值有阻塞（blocking）賦值和非阻塞（non_blocking）賦值兩種方式。（1）非阻塞（non_blocking）賦值方式賦值符號為“<=”，如：b<=a；非阻塞賦值在整個過程塊結(jié)束時才完成賦值操作，即b的值并不是立刻就改變的。（2）阻塞（blocking）賦值方式賦值符號為“=”，如：b=a；阻塞賦值在該語句結(jié)束時就立即完成賦值操作，即b的值在該條語句結(jié)束后立刻改變。如果在一個塊語句中，有多條阻塞賦值語句，那么在前面的賦值語句沒有完成之前，后面的語句就不能被執(zhí)行，仿佛被阻塞了（blocking）一樣，因此稱為阻塞賦值方式。阻塞賦值與非阻塞賦值

非阻塞賦值modulenon_block(c,b,a,clk);outputc,b;inputclk,a;regc,b;always@(posedgeclk) begin b<=a; c<=b; endendmodule阻塞賦值moduleblock(c,b,a,c