第十三章雙向二線制串行總線（I2C）介紹及S3C2410的I2C控制

13.1I2C接口以及EEPROMI2C總線為同步串行數(shù)據(jù)傳輸總線，其標準總線傳輸速率為100kb/s，增強總線傳輸速率可達400kb/s?？偩€最大電容值為400pF。S3C2410微處理器能支持多主I2C總線串行接口。圖13-1為I2C總線的內(nèi)部結(jié)構(gòu)框圖第十三章雙向二線制串行總線（I2C）介紹及S3C24101I2C總線可構(gòu)成多主和多從系統(tǒng)。在多主系統(tǒng)結(jié)構(gòu)中，系統(tǒng)通過硬件或軟件仲裁獲得總線控制使用權(quán)。應(yīng)用系統(tǒng)中I2C總線多采用主從結(jié)構(gòu)，即總線上只有一個主控節(jié)點，總線上的其他設(shè)備都作為從設(shè)備。I2C總線上的設(shè)備尋址由器件地址接線決定，并且通過訪問地址最低位來控制讀/寫方向。目前，通用存儲器芯片多為EEPROM，其常用的協(xié)議主要有兩線串行連接協(xié)議(I2C)和三線串行連接協(xié)議。帶I2C總線接口的EEPROM有許多型號，其中AT24CXX系列使用十分普遍。產(chǎn)品包括AT24C01、AT24C02、AT24C04、AT24C08、AT24C16等，其容量(字節(jié)數(shù)×頁)分別為128×8，256×8，512×8，1024×8，2048×8，適用于2~5V的低電壓操作，具有低功耗和高可靠性等優(yōu)點。I2C總線可構(gòu)成多主和多從系統(tǒng)。在多主系統(tǒng)結(jié)構(gòu)中，系統(tǒng)通過硬2AT24系列存儲器芯片采用CMOS工藝制造，內(nèi)置有升壓電路，可在單電壓供電條件下工作。其標準封裝為8腳DIP封裝形式，如圖13-2所示。圖13-2AT24系列EEPROM的DIP8封裝示意圖AT24系列存儲器芯片采用CMOS工藝制造，內(nèi)置有升壓電路，3各引腳的功能說明如下：SCL：串行時鐘。遵循ISO/IEC7816同步協(xié)議，漏極開路，需接上拉電阻。在該引腳的上升沿，系統(tǒng)將數(shù)據(jù)輸人到每個EEPROM器件，在下降沿輸出。SDA：串行數(shù)據(jù)線。漏極開路，需接上拉電阻。雙向串行數(shù)據(jù)線，漏極開路，可與其他開路器件“線或”。A0、A1、A2：器件/頁面尋址地址輸人端。在AT24C01和AT24C02中，引腳被硬連接，其他AT24Cxx均可接尋址地址線。WP：讀/寫保護。接低電平時可對整片空間進行讀/寫，高電平時不能讀/寫，受保護。Vcc/GND：5V工作電壓。各引腳的功能說明如下：413.2I2C總線的讀/寫控制邏輯?開始條件(START_C)：在開始條件下，當(dāng)SCL為高電平時，SDA由高轉(zhuǎn)為低。?停止條件(STOP_C)：在停止條件下，當(dāng)SCL為高電平時，SDA由低轉(zhuǎn)為高。?確認信號(ACK)：在接收方應(yīng)答下，每收到一個宇節(jié)后便將SDA電平拉低。?數(shù)據(jù)傳送(R/M)：總線啟動或應(yīng)答后，SCL高電平期間數(shù)據(jù)串行傳送；低電平期間為數(shù)據(jù)準備，并允許SDA線上數(shù)據(jù)電平變換?？偩€以字節(jié)(8位)為單位傳送數(shù)據(jù)，且高有效位(MSB)在前。I2C數(shù)據(jù)傳送時序如圖13-3所示。

13.2I2C總線的讀/寫控制邏輯513.3EEPROM讀/寫操作13.3.1AT24C04結(jié)構(gòu)與應(yīng)用簡述AT24C04由輸入緩沖器和EEPROM陣列組成。由于EEPROM的半導(dǎo)體工藝特性，寫入時間為5~10ms，如果從外部直接寫入EEPROM，則每寫一個字節(jié)都要等候5~10ms，成批數(shù)據(jù)寫人時則要等候更長的時間。具有SRAM輸人緩沖器的EEPROM器件，其寫入操作變成對SRAM緩沖器的裝載，裝載完后啟動一個自動寫人邏輯將緩沖器中的全部數(shù)據(jù)一次寫入EEPROM陣列中。13.3EEPROM讀/寫操作6對緩沖器的輸人稱為“頁寫”，緩沖器的容量稱為“頁寫字節(jié)數(shù)”。AT24C04的頁寫字節(jié)數(shù)為8。寫入不超過頁寫字節(jié)數(shù)時，對EEPROM器件的寫人操作與對SRAM的寫人操作相同；若超過頁寫字節(jié)數(shù)，應(yīng)等候5~10ms后再啟動一次寫操作。由于EEPROM器件緩沖區(qū)容量較小，且不具備溢出進位檢測功能，所以，從非零地址寫人8字節(jié)數(shù)或從零地址寫入超過8字節(jié)數(shù)會形成地址翻卷，導(dǎo)致寫入出錯。對緩沖器的輸人稱為“頁寫”，緩沖器的容量稱為“頁寫字節(jié)數(shù)”。713.3.2設(shè)備地址（DADDR）

AT24C04的器件地址是1010。13.3.3AT24CXX的數(shù)據(jù)操作格式在I2C總線中，對AT24C04內(nèi)部存儲單元讀/寫，除了要給出器件的設(shè)備地址（DADDR）外，還須指定讀/寫的頁而地址(PADDR)。兩者組成操作地址（OPADDR）如下：1010A2A1-R/W按照AT24C04器件手冊，讀/寫地址(ADDR=1010A2A1-R/M)中的數(shù)據(jù)操作格式如下：13.3.2設(shè)備地址（DADDR）8寫人操作格式。任意寫一個字節(jié)到地址ADDR_W，其時序圖如圖13-4所示。圖13-4任意寫一個字節(jié)從地址ADDR_W起連續(xù)寫入n個字節(jié)（同一頁面），其時序圖如圖13-5所示。圖13-5寫n個字節(jié)寫人操作格式。任意寫一個字節(jié)到地址ADDR_W，其時序圖如圖9讀出操作格式。從任意地址ADDR_R讀一個字節(jié)的時序圖如圖13-6所示。從地址ADDR_R起連續(xù)讀出n個字節(jié)(同一頁面)，其時序圖如圖13-7所示。讀出操作格式。從任意地址ADDR_R讀一個字節(jié)的時序圖如10在讀任意地址操作中除了發(fā)送讀地址外，還要發(fā)送頁面地址(PADDR)，因此，在連續(xù)讀出n個字節(jié)操作前，要進行一個字節(jié)PADDR寫人操作，然后重新啟動讀操作。注意，讀操作完后沒有ACK。在讀任意地址操作中除了發(fā)送讀地址外，還要發(fā)送頁面地址(PAD1113.4S3C2410處理器I2C接口13.4.1S3C2410I2C接口簡介S3C2410處理器為用戶進行應(yīng)用設(shè)計提供了支持多主總線的I2C接口。處理器提供符合I2C協(xié)議的設(shè)備連接雙向數(shù)據(jù)線I2CSDA和I2CSCL，在I2CSCL高電平期間，I2CSDA的下降沿啟動，上升沿停止。S3C2410處理器可以支持主發(fā)送、主接收、從發(fā)送和從接收4種工作模式。在主發(fā)送模式下，處理器通過I2C接口與外部串行器件進行數(shù)據(jù)傳送，需要使用到如表13-1、13-2、13-3、13-4所列寄存器。13.4S3C2410處理器I2C接口12表13-1I2C總線控制寄存器（I2CC0N）表13-1I2C總線控制寄存器（I2CC0N）13表13-2I2C總線狀態(tài)寄存器（I2CSTAT）表13-2I2C總線狀態(tài)寄存器（I2CSTAT）14表13-3I2C總線地址寄存器(I2CADD)表13-4I2C發(fā)送接收移位寄存器(I2CDS)表13-3I2C總線地址寄存器(I2CADD)表13-41513.4.2使用S3C2410I2C總線讀/寫方法使用S3C2410I2C總線讀/寫方法可簡單用圖13-8表示。開始條件(START_C)：當(dāng)SCL為高電平時，SDA由高轉(zhuǎn)為低。?停止條件(STOP_C)：當(dāng)SCL為高電平時，SDA由低轉(zhuǎn)為高。?確認信號(ACK)：在接收方應(yīng)答下，每收到一個宇節(jié)后便將SDA電平拉低。?數(shù)據(jù)傳送(R/M)：總線啟動或應(yīng)答后，SCL高電平期間數(shù)據(jù)串行傳送；低電平期間為數(shù)據(jù)準備，并允許SDA線上數(shù)據(jù)電平變換。總線以字節(jié)(8位)為單位傳送數(shù)據(jù)，且高有效位(MSB)在前。I2C數(shù)據(jù)傳送時序可參考圖13-3~13-7。13.4.2使用S3C2410I2C總線讀/寫方法16圖13-8I2C總線讀/寫操作圖13-8I2C總線讀/寫操作1713.5I2C總線編程I2C總線編程主要完成二項工作，一是系統(tǒng)初始化，包括使能系統(tǒng)中斷，設(shè)置中斷向量等；二是對I2C的相關(guān)寄存器進行設(shè)置：rINTMSK&=~(BIT_IIC|BIT_ALLMSK);//使能系統(tǒng)中斷和I2C中斷pISR_IIC=(unsigned)iic_int_24c04;//I2C中斷服務(wù)地址rIICADD=0x10;//S3C2410從設(shè)備地址rIICCON=0xaf;//使能ACK和I2C總線中斷，設(shè)置IICCLK為MCLK/16,rIICSTAT=0x10;//允許發(fā)送接收13.5I2C總線編程18第十三章習(xí)題和練習(xí)簡述I2C總線原理和適用場合。簡述I2C總線的讀寫操作格式。I2C總線控制寄存器的名字和各位的定義。I2C總線控制程序編寫步驟是什么？I2C總線中斷向量如何設(shè)置？簡述EEPROMAT24C04讀寫工作原理。7，結(jié)合實驗內(nèi)容和程序，掌握S3C2410使用IC接口訪問EEPROM存儲器的方法。第十三章習(xí)題和練習(xí)19第十三章雙向二線制串行總線（I2C）介紹及S3C2410的I2C控制

13.1I2C接口以及EEPROMI2C總線為同步串行數(shù)據(jù)傳輸總線，其標準總線傳輸速率為100kb/s，增強總線傳輸速率可達400kb/s?？偩€最大電容值為400pF。S3C2410微處理器能支持多主I2C總線串行接口。圖13-1為I2C總線的內(nèi)部結(jié)構(gòu)框圖第十三章雙向二線制串行總線（I2C）介紹及S3C241020I2C總線可構(gòu)成多主和多從系統(tǒng)。在多主系統(tǒng)結(jié)構(gòu)中，系統(tǒng)通過硬件或軟件仲裁獲得總線控制使用權(quán)。應(yīng)用系統(tǒng)中I2C總線多采用主從結(jié)構(gòu)，即總線上只有一個主控節(jié)點，總線上的其他設(shè)備都作為從設(shè)備。I2C總線上的設(shè)備尋址由器件地址接線決定，并且通過訪問地址最低位來控制讀/寫方向。目前，通用存儲器芯片多為EEPROM，其常用的協(xié)議主要有兩線串行連接協(xié)議(I2C)和三線串行連接協(xié)議。帶I2C總線接口的EEPROM有許多型號，其中AT24CXX系列使用十分普遍。產(chǎn)品包括AT24C01、AT24C02、AT24C04、AT24C08、AT24C16等，其容量(字節(jié)數(shù)×頁)分別為128×8，256×8，512×8，1024×8，2048×8，適用于2~5V的低電壓操作，具有低功耗和高可靠性等優(yōu)點。I2C總線可構(gòu)成多主和多從系統(tǒng)。在多主系統(tǒng)結(jié)構(gòu)中，系統(tǒng)通過硬21AT24系列存儲器芯片采用CMOS工藝制造，內(nèi)置有升壓電路，可在單電壓供電條件下工作。其標準封裝為8腳DIP封裝形式，如圖13-2所示。圖13-2AT24系列EEPROM的DIP8封裝示意圖AT24系列存儲器芯片采用CMOS工藝制造，內(nèi)置有升壓電路，22各引腳的功能說明如下：SCL：串行時鐘。遵循ISO/IEC7816同步協(xié)議，漏極開路，需接上拉電阻。在該引腳的上升沿，系統(tǒng)將數(shù)據(jù)輸人到每個EEPROM器件，在下降沿輸出。SDA：串行數(shù)據(jù)線。漏極開路，需接上拉電阻。雙向串行數(shù)據(jù)線，漏極開路，可與其他開路器件“線或”。A0、A1、A2：器件/頁面尋址地址輸人端。在AT24C01和AT24C02中，引腳被硬連接，其他AT24Cxx均可接尋址地址線。WP：讀/寫保護。接低電平時可對整片空間進行讀/寫，高電平時不能讀/寫，受保護。Vcc/GND：5V工作電壓。各引腳的功能說明如下：2313.2I2C總線的讀/寫控制邏輯?開始條件(START_C)：在開始條件下，當(dāng)SCL為高電平時，SDA由高轉(zhuǎn)為低。?停止條件(STOP_C)：在停止條件下，當(dāng)SCL為高電平時，SDA由低轉(zhuǎn)為高。?確認信號(ACK)：在接收方應(yīng)答下，每收到一個宇節(jié)后便將SDA電平拉低。?數(shù)據(jù)傳送(R/M)：總線啟動或應(yīng)答后，SCL高電平期間數(shù)據(jù)串行傳送；低電平期間為數(shù)據(jù)準備，并允許SDA線上數(shù)據(jù)電平變換。總線以字節(jié)(8位)為單位傳送數(shù)據(jù)，且高有效位(MSB)在前。I2C數(shù)據(jù)傳送時序如圖13-3所示。

13.2I2C總線的讀/寫控制邏輯2413.3EEPROM讀/寫操作13.3.1AT24C04結(jié)構(gòu)與應(yīng)用簡述AT24C04由輸入緩沖器和EEPROM陣列組成。由于EEPROM的半導(dǎo)體工藝特性，寫入時間為5~10ms，如果從外部直接寫入EEPROM，則每寫一個字節(jié)都要等候5~10ms，成批數(shù)據(jù)寫人時則要等候更長的時間。具有SRAM輸人緩沖器的EEPROM器件，其寫入操作變成對SRAM緩沖器的裝載，裝載完后啟動一個自動寫人邏輯將緩沖器中的全部數(shù)據(jù)一次寫入EEPROM陣列中。13.3EEPROM讀/寫操作25對緩沖器的輸人稱為“頁寫”，緩沖器的容量稱為“頁寫字節(jié)數(shù)”。AT24C04的頁寫字節(jié)數(shù)為8。寫入不超過頁寫字節(jié)數(shù)時，對EEPROM器件的寫人操作與對SRAM的寫人操作相同；若超過頁寫字節(jié)數(shù)，應(yīng)等候5~10ms后再啟動一次寫操作。由于EEPROM器件緩沖區(qū)容量較小，且不具備溢出進位檢測功能，所以，從非零地址寫人8字節(jié)數(shù)或從零地址寫入超過8字節(jié)數(shù)會形成地址翻卷，導(dǎo)致寫入出錯。對緩沖器的輸人稱為“頁寫”，緩沖器的容量稱為“頁寫字節(jié)數(shù)”。2613.3.2設(shè)備地址（DADDR）

AT24C04的器件地址是1010。13.3.3AT24CXX的數(shù)據(jù)操作格式在I2C總線中，對AT24C04內(nèi)部存儲單元讀/寫，除了要給出器件的設(shè)備地址（DADDR）外，還須指定讀/寫的頁而地址(PADDR)。兩者組成操作地址（OPADDR）如下：1010A2A1-R/W按照AT24C04器件手冊，讀/寫地址(ADDR=1010A2A1-R/M)中的數(shù)據(jù)操作格式如下：13.3.2設(shè)備地址（DADDR）27寫人操作格式。任意寫一個字節(jié)到地址ADDR_W，其時序圖如圖13-4所示。圖13-4任意寫一個字節(jié)從地址ADDR_W起連續(xù)寫入n個字節(jié)（同一頁面），其時序圖如圖13-5所示。圖13-5寫n個字節(jié)寫人操作格式。任意寫一個字節(jié)到地址ADDR_W，其時序圖如圖28讀出操作格式。從任意地址ADDR_R讀一個字節(jié)的時序圖如圖13-6所示。從地址ADDR_R起連續(xù)讀出n個字節(jié)(同一頁面)，其時序圖如圖13-7所示。讀出操作格式。從任意地址ADDR_R讀一個字節(jié)的時序圖如29在讀任意地址操作中除了發(fā)送讀地址外，還要發(fā)送頁面地址(PADDR)，因此，在連續(xù)讀出n個字節(jié)操作前，要進行一個字節(jié)PADDR寫人操作，然后重新啟動讀操作。注意，讀操作完后沒有ACK。在讀任意地址操作中除了發(fā)送讀地址外，還要發(fā)送頁面地址(PAD3013.4S3C2410處理器I2C接口13.4.1S3C2410I2C接口簡介S3C2410處理器為用戶進行應(yīng)用設(shè)計提供了支持多主總線的I2C接口。處理器提供符合I2C協(xié)議的設(shè)備連接雙向數(shù)據(jù)線I2CSDA和I2CSCL，在I2CSCL高電平期間，I2CSDA的下降沿啟動，上升沿停止。S3C2410處理器可以支持主發(fā)送、主接收、從發(fā)送和從接收4種工作模式。在主發(fā)送模式下，處理器通過I2C接口與外部串行器件進行數(shù)據(jù)傳送，需要使用到如表13-1、13-2、13-3、13-4所列寄存器。13.4S3C2410處理器I2C接口31表13-1I2C總線控制寄存器（I2CC0N）表13-1I2C總線控制寄存器（I2CC0N）32表13-2I2C總線狀態(tài)寄存器（I2CSTAT）表13-2I2C總線狀態(tài)寄存器（I2CSTAT）33表13-3I2C總線地址寄存器(I2CADD)表13-4I2C發(fā)送接收移位寄存器(I2CDS)表13-3I2C總線地址寄存器(I2CADD)表13-43413.4.2使用S3C2410I2C總線讀/寫方法使用S3C2410I2C總線讀/寫方法可簡單用圖13-8表示。開始條件(START_C)：當(dāng)SCL為高電平時，SDA由高轉(zhuǎn)為低。?停止條件(STOP