第五章常用時(shí)序集成電路及其應(yīng)用第一節(jié)計(jì)數(shù)器第二節(jié)寄存器第三節(jié)序列碼發(fā)生器第四節(jié)時(shí)序模塊的應(yīng)用小結(jié)第一節(jié)計(jì)數(shù)器按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。按進(jìn)位制，分為模2、模10和任意模計(jì)數(shù)器。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。用來(lái)計(jì)算輸入脈沖數(shù)目計(jì)數(shù)器的分類動(dòng)畫計(jì)數(shù)器部分常用集成計(jì)數(shù)器

第一節(jié)計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器第一節(jié)計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器中規(guī)模異步計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器（二）四位二進(jìn)制同步計(jì)數(shù)器74163（一）四位二進(jìn)制同步計(jì)數(shù)器74161（三）74161/74163功能擴(kuò)展（一）四位二進(jìn)制同步計(jì)數(shù)器74161

內(nèi)部由四個(gè)主從JK觸發(fā)器和控制電路構(gòu)成。邏輯符號(hào)符號(hào)輸入中R端有效，在此輸入為低電平時(shí)，輸出為0，稱之為異步清零。端子輸入端用R說(shuō)明。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3

符號(hào)中LD端為有效時(shí)，此端引入線為低時(shí)，且時(shí)鐘CP上升沿時(shí)，將輸入端數(shù)字送到輸出端。同步預(yù)置。D0D1D2D3此端輸入信號(hào)用LD表示。時(shí)鐘輸入信號(hào)用CP表示。當(dāng)CP上升沿,并且CTT和CTP有效時(shí)，計(jì)數(shù)器加1計(jì)數(shù)。CTP、CTT：可作為使能端和多片級(jí)聯(lián)使用。當(dāng)Q3Q2Q1Q0=1111時(shí)，且CTT等于1時(shí),控制輸出端CO輸出有效高電平。CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74161外引線功能端排列圖

（一）四位二進(jìn)制同步計(jì)數(shù)器74161

741611R2CP3D04D15D26D37CTT8GNDUCC16CO15Q014Q113Q212Q311CTP10LD974161功能表

Q3Q2Q1Q0輸入輸出CPRLDCTPCTTD3D2D1D00

0

0

0×

0××××

×

×

×D3D2D1D0↑

10××D3D2D1D0

保持×

110××

×

×

×

保持×

11×0×

×

×

×

計(jì)數(shù)↑

1111×

×

×

×1)異步清除：當(dāng)R=0，輸出“0000”狀態(tài)，與CP無(wú)關(guān)。2)同步預(yù)置：當(dāng)C=1，LD=0，在CP上升沿時(shí)，輸出端反映輸入數(shù)據(jù)的狀態(tài)。3)保持：當(dāng)R=LD=1時(shí)，CTP或CTT有一個(gè)無(wú)效，各觸發(fā)器均處于保持狀態(tài)。

4)計(jì)數(shù)：當(dāng)LD=R=CPT=CTT=1時(shí)，按二進(jìn)制自然碼計(jì)數(shù)。若初態(tài)為0000,15個(gè)CP后，輸出為“1111”，進(jìn)位CO

=CTTQ3Q2Q1Q0=1。第16個(gè)CP作用后，輸出恢復(fù)到0000狀態(tài)，CO

=0。

用VHDL實(shí)現(xiàn)74161LIBRARYIEEEUSEIEEE.std_logic_1164.all;USEIEEE.std_logic_arith.all;ENTITYv74LS161ISPORT(CP,CR_L,LD_L,CTP,CTT:INSTD_LOGIC;D:INUNSIGNED(3DOWNTO0);Q:OUTUNSIGNED(3DOWNTO0);CO:OUTSTD_LOGIC);ENDv74LS161;ARCHITECTUREv74LS161_archOFv74LS161ISSIGNALIQ:UNSIGNED(3DOWNTO0);BEGINPROCESS(CP,CTT,CR_L)中間信號(hào)IQ是為了交換中間數(shù)據(jù)。如果直接用輸出Q，那么定義的輸出必須為緩沖而不是輸出。（一）四位二進(jìn)制同步計(jì)數(shù)器74161

BEGINIFCR_L=’0’THENIQ<=(OTHERS=>‘0’);ENDIF;IF(CP’EVENTANDCP=’1’)THENIFLD_L=’0’THENIQ<=D;ELSIF(CTTANDCTP)=’1’THENIQ<=IQ+1ENDIF;IF(IQ=15)AND(CTT=’1’)THENCO<=‘1’;ELSECO<=‘0’;ENDIF;ENDIF；Q<=IQ;ENDPROCESS;ENDv74LS161_arch;CR_L表示清零信號(hào)且為低電平有效。CP上升沿有效。（二）四位二進(jìn)制同步計(jì)數(shù)器74163

74163功能表74161功能表Q3Q2Q1Q0輸入輸出CPRLDCTPCTTD3D2D1D00

0

0

0×

0××××

×

×

×D3D2D1D0↑

10××D3D2D1D0

保持×

110××

×

×

×

保持×

11×0×

×

×

×

計(jì)數(shù)↑

1111×

×

×

×↑(1)外引線排列和74161相同。(2)置數(shù)，計(jì)數(shù)，保持功能與74161相同。(3)清零功能與74161不同。特點(diǎn)：74163采用同步清零方式：當(dāng)R=0時(shí)，且當(dāng)

CP的上升沿來(lái)到時(shí),輸出Q0Q1Q2Q3才全被清零。CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO比較四位二進(jìn)制同步計(jì)數(shù)器同步預(yù)置保持計(jì)數(shù)7416374161同步預(yù)置保持計(jì)數(shù)異步清零同步清零連接成成任意意模M的計(jì)數(shù)數(shù)器(1)同同步預(yù)預(yù)置法法(2)反反饋清清零法法(3)多多次預(yù)預(yù)置法法(三））74161/74163功能能擴(kuò)展展Q0Q1Q2Q301101態(tài)序表表計(jì)數(shù)輸輸出出NQ3Q2Q1Q000110101112100031001410105101161100711018111091111例1:設(shè)計(jì)計(jì)一個(gè)個(gè)M=10的計(jì)數(shù)數(shù)器。。方法一一:采采用后后十種種狀態(tài)態(tài)CO=10(1)同同步預(yù)預(yù)置法法1CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3COCORLDCTTCTPCPf1101100110f/10例2:同同步預(yù)預(yù)置法法設(shè)計(jì)計(jì)M=24計(jì)數(shù)器器。00011000010000000（24）10=（11000）2需兩片初態(tài)為為：00000001終態(tài)：：0001100000001000連接成成任意意模M的計(jì)數(shù)數(shù)器(1)同同步步預(yù)置置法(2)反反饋饋清零零法(3)多多次次預(yù)置置法(三））74161/74163功能能擴(kuò)展展例3:分分析圖圖示電電路的的功能能。00000100012001030011401005010160110701118100091001101010111011121100采用741610000011（2））反饋饋清零零法態(tài)序表表NQ3Q2Q1Q0連接成成任意意模M的計(jì)數(shù)數(shù)器（1））同步步預(yù)置置法（2））反饋饋清零零法（3））多次次預(yù)置置法（三））74161/74163功功能擴(kuò)擴(kuò)展M=10計(jì)數(shù)器器態(tài)序表表NQ3Q2Q1Q000000(3)多次預(yù)置法例4:分分析電電路功功能。。20101301104011151000711018111091111101006110000100011例5：：用VHDL語(yǔ)語(yǔ)言設(shè)設(shè)計(jì)多多次預(yù)預(yù)置的的十進(jìn)進(jìn)制電電路。。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCOUNT10IS;PORT(CLK:INSTD_LOGIC;DATE_OUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);ENDCOUNT10;DATE_OUTCOUNT10CLKARCHITECTURECOUNT10_ARCOFCOUNT10IS;BEGINPROCESSVARIABLETEMP:STD_LOGIC_VECTOR(3DOWNTO0);BEGINENDPROCESS;ENDCOUNT10_ARC;主程序中間變量TEMP（3）到TEMP（0）對(duì)應(yīng)輸出Q3Q2Q1Q0例5：：用VHDL語(yǔ)語(yǔ)言設(shè)設(shè)計(jì)多多次預(yù)預(yù)置的的十進(jìn)進(jìn)制電電路。。WAITUNTILCLK’EVENTANDCLK=‘‘1’’;IFTEMP=“1111””THENTEMP=“0000””ELSIFTEMP(2)=‘‘0’’THENTEMP(2DOWNTO0):=““100””;ELSETEMP:=TEMP+1;ENDIF;DATE_OUT<=TEMP;計(jì)數(shù)到到Q2=‘0’狀狀態(tài)時(shí)時(shí)，則則呈置置數(shù)狀狀態(tài)，，下一一個(gè)脈脈沖到到來(lái)后后，置置Q2Q1Q0=“100”，，Q3維持不不變。。其它情情況按按照8421碼碼計(jì)數(shù)數(shù)。計(jì)數(shù)到到1111狀態(tài)態(tài)時(shí)，，下一一個(gè)脈脈沖回回到0000狀狀態(tài)。。若干片片同步步計(jì)數(shù)數(shù)器組組成同同步計(jì)計(jì)數(shù)鏈鏈時(shí)，，就要要利用用計(jì)數(shù)數(shù)控制制端CTT、CTP傳遞進(jìn)進(jìn)位信信號(hào)。。（4））同步步計(jì)數(shù)數(shù)器的的級(jí)聯(lián)聯(lián)高位片計(jì)數(shù)的條件是：只有等低位片輸出為全1，其進(jìn)位輸出CO=1時(shí)才能使高位片在輸入下一個(gè)計(jì)數(shù)脈沖后接收進(jìn)位信號(hào)開始計(jì)數(shù)，否則只能為保持狀態(tài)。

三、中中規(guī)模模異步步計(jì)數(shù)數(shù)器二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器一、四四位二二進(jìn)制制同步步計(jì)數(shù)數(shù)器第二節(jié)節(jié)計(jì)計(jì)數(shù)數(shù)器3和G3相相關(guān)聯(lián)聯(lián)。DA:數(shù)據(jù)據(jù)輸入入，從從高位低位。。QDQA:數(shù)據(jù)據(jù)輸出出，從從高位低位。。1.邏邏輯符符號(hào)二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器74193R=1時(shí)時(shí)，高電平平有效效，輸輸出清清零。。只要DN為高電電平有有效，，UP上升沿沿到時(shí)時(shí)，加加1計(jì)計(jì)數(shù)。。反之，，只要UP高電平平有效效，DN上升沿沿到時(shí)時(shí)，減減1計(jì)計(jì)數(shù)。。即雙時(shí)時(shí)鐘輸輸入。。

LD當(dāng)?shù)碗娖綍r(shí)，數(shù)據(jù)從輸入到輸出，且異步預(yù)置。減到最最小值時(shí)產(chǎn)產(chǎn)生借借位信號(hào)QCB=0加到最最大值時(shí)產(chǎn)產(chǎn)生進(jìn)進(jìn)位信號(hào)QCC=0CO=0BO=074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD74193功能能表二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器741930

0

0

0××1××

×

×

×A

B

C

D××00A

B

C

D

加法計(jì)數(shù)↑101×

×

×

×減法計(jì)數(shù)1↑01×

×

×

×保持1101×

×

×

×QAQBQCQD輸入U(xiǎn)PDNRLDA

B

C

D輸出——連接成成任意意模M的計(jì)數(shù)數(shù)器(1)接接成M<16的計(jì)計(jì)數(shù)器器(2)接接成M>16的計(jì)計(jì)數(shù)器器2.74193功功能擴(kuò)擴(kuò)展二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器7419374LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD00110101112100031001410105101161100711018111091111例6：：用74193設(shè)計(jì)計(jì)M=9計(jì)計(jì)數(shù)數(shù)器。。方法一一:采采用異步預(yù)預(yù)置、、加法計(jì)計(jì)數(shù)（1））接成成M<16的計(jì)計(jì)數(shù)器器態(tài)序表表NQDQCQBQA0110CO=001f011074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD方法二二:采采用異步預(yù)預(yù)置、、減法計(jì)數(shù)數(shù)01001110002011130110401015010060011700108000190000例7：：用74193設(shè)計(jì)計(jì)M=9計(jì)數(shù)器器。態(tài)序表表NQDQCQBQA（1））接成成M<16的計(jì)計(jì)數(shù)器器1001BO=00f11001——連接成成任意意模M的計(jì)數(shù)數(shù)器(1)接接成M<16的計(jì)計(jì)數(shù)器器(2)接接成M>16的計(jì)計(jì)數(shù)器器2.74193功能能擴(kuò)展展二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器74193例8:用用74193設(shè)計(jì)M=147計(jì)數(shù)器器。方法一一:采采用異步清清零、、加法計(jì)數(shù)數(shù)。M=(147)10=(10010011)2需要兩兩片74193（2））接成成M>16的計(jì)計(jì)數(shù)器器1100100100000000M=(147)10=(10010011)21001110011001001例9:用74193設(shè)計(jì)計(jì)M=147計(jì)數(shù)器器（2））接成成M>16的計(jì)計(jì)數(shù)器器方法二:采用減法計(jì)數(shù)、

異步預(yù)置、

利用BO端。三、中中規(guī)模模異步步計(jì)數(shù)數(shù)器二、四四位二二進(jìn)制制可逆逆計(jì)數(shù)數(shù)器一、四四位二二進(jìn)制制同步步計(jì)數(shù)數(shù)器第二節(jié)節(jié)計(jì)計(jì)數(shù)數(shù)器(1)觸觸發(fā)器器A：模2CPA入QA出(2)觸觸發(fā)器器B、C、D：模5異步步計(jì)數(shù)數(shù)器。。CPB入QDQB出1.邏邏輯符符號(hào)三、異異步計(jì)計(jì)數(shù)器器74290QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPBS9（1）、S9（2）有效。。不不管R0（1）、R0（2）是否有有效，，數(shù)據(jù)據(jù)輸出出端為為1001。S9（1）、S9（2）有一個(gè)個(gè)無(wú)效效。R0（1）、R0（2）輸入高高電平平，數(shù)數(shù)據(jù)輸輸出端端清零零。0000(3)計(jì)數(shù)數(shù)：當(dāng)當(dāng)R0（1）、、R0（2）及S9（1）、、S9（2）有低電電平時(shí)時(shí)，且當(dāng)當(dāng)有CP下降沿沿時(shí)，即即可以以實(shí)現(xiàn)現(xiàn)計(jì)數(shù)數(shù)。

在外部將QA和CPB連接構(gòu)成8421BCD碼計(jì)數(shù)。

f從CPA入，輸出從QD

QA出。f在外部將QD和CPA連接構(gòu)成5421BCD碼計(jì)數(shù)。

f從CPB入，輸出從QAQDQCQB出。f↓

?

0?0計(jì)數(shù) 0? 0?

0?

?0

?0 0?

三、異異步計(jì)計(jì)數(shù)器器74290輸入輸出CP

R0(1)R0(2)

S9(1)S9(2)QA

QBQCQD?

1 10?0000 11?

00000

?

?

111001QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB例1：采采用74290設(shè)設(shè)計(jì)計(jì)M=6計(jì)計(jì)數(shù)器器。方法一一：利利用R端0000011000201003110040010510106011001100000M=6態(tài)態(tài)序序表NQAQBQCQDQD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQC例2：采采用74290設(shè)設(shè)計(jì)計(jì)M=7計(jì)計(jì)數(shù)器器。M=7態(tài)序表表NQAQBQCQD0000011000201003110040010510106011071001方法二二：利利用S端01101001CPACPB例3：用用74290設(shè)設(shè)計(jì)計(jì)M=10計(jì)數(shù)數(shù)器。M=10態(tài)態(tài)序表NQAQDQCQB0 00001 00012 00103 00114 01005 10006 10017 10108 10119 1100要求：采用用5421碼計(jì)數(shù)fQD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPBCPA74LS290（2）R0（1）CPACPBR0（2）S9（1）S9（2）QDQAQBQCCPBCPA74LS290（1）R0（1）CPACPBR0（2）S9（1）S9（2）QDQAQBQCCPBQ0Q1Q2Q3Q4Q5Q6Q7例4：用用74290設(shè)計(jì)計(jì)M=88計(jì)數(shù)數(shù)器。方法三：采采用兩片74290級(jí)聯(lián)01寄存器移位寄存器器單向移位寄寄存器雙向移位寄寄存器第三節(jié)寄寄存器用來(lái)存放數(shù)數(shù)據(jù)一、寄存器的分分類R=0時(shí)，表表示此信號(hào)號(hào)為低電平平時(shí)，四個(gè)個(gè)觸發(fā)器的的輸出為零零，是異步步清除。（一）中規(guī)規(guī)模寄存器器74175四個(gè)觸發(fā)器器構(gòu)成的寄寄存器。CP信號(hào)是時(shí)鐘鐘，且上升升沿有效。。1.邏輯符符號(hào)2.功能二、寄存器器假設(shè)4是低位寄存存器，1是高位寄存存器。由D觸發(fā)器器的特性方方程可知：：在移位脈沖的作用下，低位觸發(fā)器的狀態(tài)送給高位，作為高位的次態(tài)輸出。左移寄存器欲存入數(shù)碼碼1011：1011采用串行輸輸入只有一個(gè)數(shù)數(shù)據(jù)輸入端端？解決的辦法法：在4個(gè)移移位脈沖的的作用下，，依次送送入數(shù)碼。。左移寄存器器：先送高位，，后送低位位。右移寄存器器：先送低位，，后送高位位。由于該電路路為一左移移寄存器，，數(shù)碼輸入入順序?yàn)椋海?011欲存入數(shù)碼碼1011，，即D1D2D3D4=1011101174LS195RJLDKRLOADCPQ0Q1Q2Q3D0CP

Q3JD1D2D3KQ0Q1Q2Q3Q3D0D1D2D32.功能能1.邏輯輯符號(hào)（二）四位單向移移位寄存器器74195(1)清零：信號(hào)R=0時(shí),將輸出寄存器置“0000”(當(dāng)?shù)碗娖綍r(shí)。(2)送數(shù)：LOAD=0時(shí)（低電平），CP的上升沿到，將輸入端數(shù)據(jù)送到輸出，即當(dāng)R=1，，當(dāng)CP

時(shí)，執(zhí)行并行送數(shù)。(3)右移：即當(dāng)R=1，LOAD=1時(shí)，CP上升沿時(shí)，將輸出端數(shù)據(jù)向高位移一次，即當(dāng)CP

時(shí)，執(zhí)行右移：

輸出Q0由J、K決定,Q0Q1，

Q1Q2，Q2Q3。Q3溢出74195功能表（二）四位單向移移位寄存器器74195輸入輸出0

X XX…X

X

X00001

↑0d0…d3

X

X

d0

d1d2d3d31

0

1X…X

X

X

Q0n

Q1nQ2nQ3nQ3n1

↑1X…X

0

1Q0n

Q0nQ1nQ2nQ2n

↑

1X…X

0

0

Q0nQ1nQ2nQ2n1↑

1X…X

1

1

Q0nQ1nQ2nQ2n1↑

1X…X

1

0

Q0nQ1nQ2nQ2n

R

CP

LOAD

D0…D3

J

KQ0n+1

Q1n+1Q2n+1Q3n+1Q3n+101Q02.功能能1.邏輯輯符號(hào)（三）四位雙向移移位寄存器器74194(1)清零：信號(hào)R=0時(shí)(當(dāng)?shù)碗娖綍r(shí)),將輸出寄存器置“0000”,優(yōu)先級(jí)最高。(2)送數(shù)：當(dāng)R=1，MA=MB=1時(shí)，當(dāng)CP

時(shí)，即CP的上升沿，將輸入端數(shù)據(jù)送到輸出，執(zhí)行并行送數(shù)。(3)保保持：MA和MB為低電平時(shí)時(shí)，，保持持輸出狀態(tài)態(tài)不變。(4)右移:MA為高,MB為低電平時(shí)，且CP的上升沿，將輸出端數(shù)據(jù)向右位移一次，即當(dāng)R=1，MA=1,MB=0時(shí)，當(dāng)CP

時(shí)，執(zhí)行右移：輸出Q0由DSR決定,Q0Q1，Q1Q2，Q2Q3。(5)左移:MA為低,MB為高電平時(shí)，且CP的上升沿，將輸出端數(shù)據(jù)向左位移一次，即當(dāng)R=1，MA=0,MB=1時(shí)，當(dāng)CP

時(shí)，執(zhí)行左移：輸出Q3由DSL決定,Q3Q2，Q2Q1，Q1Q0。

Q0溢出。CPMB74LS194RCP

RMAQ0Q1Q2Q3AMAADSRDSRBCDBDSLCDDSLMBQ0Q1Q2Q3（三）四位雙向移位寄寄存器7419474194功能表輸入輸出0

X XX…X

X

XX0000

↑Xd0…d3

1

1X

d0

d1d2d31

0

XX…X

X

X

XQ0n

Q1nQ2nQ3n1

↑1X…X

0

1

XQ0nQ1nQ2n

↑

0X…X

0

1

XQ0nQ1nQ2n1↑

XX…X

1

0

1Q1nQ2nQ3n↑

XX…X

1

0

0Q1nQ2nQ3n

1XXX…X00X

Q0n

Q1n

Q2nQ2n

R

CP

DSRD0…D3

MB

MADSLQ0n+1

Q1n+1Q2n+1Q3n+11010LIBRARYIEEEUSEIEEE.std_logic_1164.all;ENTITYvshiftregISPORT(CP，R，DSR,DSL:INSTD_LOGIC;S:STD_LOGIC_VECTOR(2DOWNTO0);--FUNCTIONSELECTD:STD_LOGIC_VECTOR(7DOWNTO0);--DATAINQ:OUTSTD_LOGIC_VECTOR(7DOWNTO0));

--DATAOUTENDvshiftreg;ARCHITECTUREvshiftreg_archOFvshiftregISSIGNALIQ:STD_LOGIC_VECTOR(7DOWNTO0);BEGIN用VHDL程序?qū)崿F(xiàn)現(xiàn)8位移位位寄存器定義一個(gè)中中間信號(hào)IQ（三）四位雙向移位寄寄存器74194PROCESS(CP,R,IQ)BEGINIF(R=‘1’)THENIQ<=(OTHERS=>‘0’);--異步清除ELSIF(CP’EVENTANDCP=‘1’)THEN

CASECONV_INTEGER(S)IS WHEN0=>NULL;--保持 WHEN1=>IQ<=D;--預(yù)置 WHEN2=>IQ<=DSR&IQ(7DOWNTO1);--右移 WHEN3=>IQ<=IQ(6DOWNTO0)&DSL;--左移 WHEN4=>IQ<=IQ(0)&IQ(7DOWNTO1);--循環(huán)右移 WHEN5=>IQ<=IQ(6DOWNTO0)&IQ(7);--循環(huán)左移 WHEN6=>IQ<=IQ(7)&IQ(7DOWNTO1);--算數(shù)右移 WHEN7=>IQ<=IQ(6DOWNTO0)&‘0’;--算數(shù)左移 WHENOTHERS=>NULL;ENDCASE;ENDIF;Q<=IQ;ENDPROCESS;ENDvshiftreg_arch;R信號(hào)為異步清零，不考慮CP信號(hào)。

用CONV_INTEGER將S所屬數(shù)據(jù)類型STD_LOGIC_VECTOR轉(zhuǎn)換到整數(shù)類型。根據(jù)MA、MB、MC的值，用CASE語(yǔ)句描述了8種移位操作。

在CASE語(yǔ)句中，用WHENOTHERS覆蓋沒有考慮到的值域?！癗ULL”語(yǔ)句描述無(wú)任何操作，即保持原狀態(tài)。

2.環(huán)形形計(jì)數(shù)器1.數(shù)據(jù)據(jù)轉(zhuǎn)換3.扭環(huán)環(huán)形計(jì)數(shù)器器4.分頻頻器（四）寄存存器的應(yīng)用用1.七位串行并行轉(zhuǎn)換CPR

CP

Q0Q1Q2Q3Q4Q5Q6Q7

MAMB=Q7

操作

0

00000

0

0

0

100000000111并行送數(shù)清零1D001111111串行輸入1111D001100右移2D1D001111111111D1D0110右移串行并行1Q0Q1Q2Q3DSR011MB1Q4Q5Q6Q71111MAMBMA74LS194（1）RCP

MAADSRBCDDSLMB74LS194（2）RCP

MAADSRBCDDSLMBQ0Q1Q2Q3Q0Q1Q2Q374LS194（2）RCP

MAADSRBCDDSLMBCP1Q0Q1Q2Q3DSR10MB1Q4Q5Q6Q7MAMBMA串行輸出11D0D1D2D3D4D5D674LS194（1）RCP

MAADSRBCDDSLMB七位并行串行

CP

Q0Q1Q2Q3Q4Q5Q6Q7

MAMB操作

1

0D0

D1

D2

D3

D4

D5

D6

101并行送數(shù)啟動(dòng)210D0D1D2D3D4D510右移3110D0D1D2D3D410右移&&D6D00D4D2D5D1D3D501D3D1D4D0D2直到Q5Q4Q3Q2Q1Q0=111111D01111011重新預(yù)置1例1：用74195構(gòu)成M=4的環(huán)形形計(jì)數(shù)器。。2.環(huán)形計(jì)數(shù)器器K1LOADCPQ0Q1Q2Q31Q3J000啟動(dòng)１００００１００００１００００１

態(tài)序表

Q0Q1Q2Q3注意：（1）電路除了有效計(jì)數(shù)循環(huán)外，還有五個(gè)無(wú)效循環(huán)。（2）不能自啟動(dòng)，工作時(shí)首先在LOAD加啟動(dòng)信號(hào)進(jìn)行預(yù)置。74LS195RJLDCP

KQ0Q1Q2Q3Q3D0D1D2D3環(huán)形計(jì)數(shù)器設(shè)計(jì)（2）判斷斷觸發(fā)器個(gè)個(gè)數(shù)：計(jì)數(shù)器的模模Ｍ＝n(n為移位寄存存器的個(gè)數(shù)數(shù))。（1）連接方法：

將移位寄存器的輸出Q3反饋到Ｊ、K輸入端。11000110011101111011100110001例2：設(shè)計(jì)計(jì)一M=8的扭環(huán)環(huán)形計(jì)數(shù)器器。KCPQ0Q1Q2Q3Q3J0000啟動(dòng)態(tài)序表

Q0Q1Q2Q30００００注意：（1）電路除了有效計(jì)數(shù)循環(huán)外，還有一個(gè)無(wú)效循環(huán)。（2）不能自啟動(dòng)，工作時(shí)首先在R端加啟動(dòng)脈沖信號(hào)清零。74LS195RJLDCP

KQ0Q1Q2Q3Q3D0D1D2D3扭環(huán)形計(jì)數(shù)器設(shè)計(jì)（2）判斷斷觸發(fā)器個(gè)個(gè)數(shù)：計(jì)數(shù)器的模模Ｍ＝2n(n為移位寄存存器的位數(shù)數(shù))。（1）連接方法：

將移位寄存器的輸出Q3經(jīng)反相器后反饋到Ｊ、K輸入端。分頻器第四節(jié)序列碼發(fā)生生器一、反饋型型序列碼發(fā)發(fā)生器二、計(jì)數(shù)器器型序列碼碼發(fā)生器按一定規(guī)則則排列的周期期性串行二進(jìn)制碼碼。任意長(zhǎng)度的的序列碼1CP0Q0Q1Q2Q3ADSRBCDDSL1&1&CP74LS194RCP

MAADSRBCDDSLMBQ0Q1Q2Q3一、反饋型型最長(zhǎng)線性性序列碼發(fā)發(fā)生器反饋移位型型序列碼發(fā)發(fā)生器是由由移位寄存存器和組合合反饋電路路組成。工作在左移移操作狀態(tài)態(tài)。態(tài)序表NQ0Q1Q2Q3DSL001111111110211100311001410011500111在時(shí)鐘脈沖沖作用下，，Q3輸出…110011110011…。在上述序列列信號(hào)中，，110011是一一個(gè)循環(huán)周周期，其循循環(huán)長(zhǎng)度S=6。如果果由不同的Q端輸出，其序列中1和和0的排列列相同，僅僅是初始相相位不同。。二、計(jì)數(shù)器器型序列碼碼發(fā)生器2.按要求求設(shè)計(jì)組合合輸出電路路。計(jì)數(shù)器+組組合輸出電電路（一）電路路組成（二）設(shè)計(jì)計(jì)過(guò)程1.根據(jù)據(jù)序列碼的的長(zhǎng)度S設(shè)計(jì)模S計(jì)數(shù)器，狀狀態(tài)可以自自定。例3：設(shè)計(jì)計(jì)一產(chǎn)生110001001110序序列碼發(fā)生生器。第一步：設(shè)設(shè)計(jì)計(jì)數(shù)器器（1）序列列長(zhǎng)度S=12，可可以設(shè)計(jì)模模12計(jì)數(shù)數(shù)器。（2）選用用74161。（3）采用用同步預(yù)置置法。（4）設(shè)定定有效狀態(tài)態(tài)為QDQCQBQA=0100～1111。。二、計(jì)數(shù)器器型序列碼碼發(fā)生器1CO11CPQAQBQCQD00101CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO第二步：設(shè)設(shè)計(jì)組合電電路（1）列出真值表表（2）卡諾圖化簡(jiǎn)簡(jiǎn)（3）采用8輸入入數(shù)據(jù)選擇擇器實(shí)現(xiàn)邏邏輯函數(shù)：二、計(jì)數(shù)器器型序列碼碼發(fā)生器QD

QC

QB

QAZ

0100101011011000111010000100111010010110110011101111101111