PAGE一、選擇題1．指令周期是指______。A.CPU從主存取出一條指令的時間。B.CPU執(zhí)行一條指令的時間C.CPU從主存取出一條指令加上執(zhí)行這條指令的時間D.時鐘周期時間2．以下四種類型指令中，執(zhí)行時間最長的是______。A.RR型B.RS型C.SS型D.程序控制指令3.某DRAM芯片，其存儲容量為512K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為______。A.8，512B.512，8C.18，8D.19，84．某SRAM芯片，存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為______。A64，16B16，64C64，8D16，16。5．描述PCI總線中基本概念不正確的句子是______。AHOST總線不僅連接主存，還可以連接多個CPUBPCI總線體系中有三種橋，它們都是PCI設備C以橋連接實現(xiàn)的PCI總線結構不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上6．若[X]補=11010011，則X的十進制數(shù)真值是______。A.71B.-45C.65D.-637．存貯單元是指______。A.存放一個二進制信息位的存貯元B.存放一個機器字的所有存貯元集合C.存放一個字節(jié)的所有存貯元集合D.存放兩個字節(jié)的所有存貯元集合8．以下敘述中正確描述的句子是：______。A同一個CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作9．寄存器間接尋址方式中，操作數(shù)處在______。A.通用寄存器B.主存單元C.程序計數(shù)器D.堆棧10．如果浮點數(shù)尾數(shù)用補碼表示，則判斷下列哪一項的運算結果是規(guī)格化數(shù)______。A1.11000B0.01110C1.00010D0.0101011．CRT的分辨率為1024×1024像素，像素的顏色數(shù)為256，則刷新存儲器的容量是______。A.512KBB.1MBC.256KBD.2MB12．計算機的外圍設備是指______。A.輸入/輸出設備B.外存儲器C.遠程通信設備D.除了CPU和內存以外的其它設備13.計算機系統(tǒng)中的存貯器系統(tǒng)是指______。ARAM存貯器BROM存貯器C主存貯器Dcache、主存貯器和外存貯器14.下列數(shù)中最大的數(shù)是______。A．（10011001）2B.（227）8C.（98）16D.（152）1015.為確定下一條微指令的地址，通常采用斷定方式，其基本思想是______。A.用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B.用微程序計數(shù)器μPC來產(chǎn)生后繼微指令地址C.通過微指令順序控制字段由設計者指定或由設計者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址16.某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是______。A0—4MBB0—2MBC0—2MD0—1MB17.主存貯器和CPU之間增加cache的目的是______。A.解決CPU和主存之間的速度匹配問題B.擴大主存貯器的容量C.擴大CPU中通用寄存器的數(shù)量D.擴大外存的容量18．采用串行接口進行7位ASCII碼傳送，帶有1位奇校驗位，l位起始位和1位停止位，當字符傳送速率為500字符/s時，波特率為______。

A.5000波特B.9000波特C.1000波特D.4800波特19．寄存器間接尋址方式中，操作數(shù)處在______。A.通用寄存器B.主存單元C.程序計數(shù)器D.堆棧20．在集中式總線仲裁中，____方式響應時間最快，____方式對____最敏感。

A.菊花鏈方式B.獨立請求方式C.電路故障D.計數(shù)器定時查詢方式21．設變址寄存器為X，形式地址為D，（X）表示寄存器X的內容，這種尋址方式的有效地址為______。A.EA=(X)+DB.EA=(X)+(D)C.EA=((X)+D)D.EA=((X)+(D))22．中斷向量地址是：______。A.子程序入口地址B.中斷服務例行程序入口地址C.中斷服務例行程序入口地址的指示器D.中斷返回地址23．對計算機的軟、硬件資源進行管理的是_______。

A.操作系統(tǒng)B.數(shù)據(jù)庫管理系統(tǒng)

C.語言處理系統(tǒng)D.用戶程序24.以下有關RISC的描述中，正確的是______。

A.RISC的主要目標是減少指令數(shù)，提高指令執(zhí)行效率

B.為了實現(xiàn)兼容，新設計的RISC，是從原來CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實現(xiàn)的。

C．采用RISC技術后，計算機的體系結構又恢復到早期的比較簡單的情況。

D．RISC設有乘、除法指令和浮點運算指令。25.______表示法主要用于表示浮點數(shù)中的階碼。A.原碼B.補碼C.反碼D.移碼二、填空題計算機系統(tǒng)中的存儲器分為A______和B______。在CPU執(zhí)行程序時，必須將指令存放在C______中?？偩€仲裁部件通過采用A.______策略或B.______策略，選擇其中一個主設備作為總線的下一次主方，接管C.______。當代流行的標準總線追求與A._結構__、B._CPU__、C.__技術__無關的開發(fā)標準。4.Cache是一種A.______存儲器，是為了解決CPU和主存之間B.______不匹配而采用的一項重要硬件技術?，F(xiàn)發(fā)展為多級cache體系，C._指令cache與數(shù)據(jù)cache___分設體系。5．計算機系統(tǒng)中，下列部件都能夠存儲信息：①主存②CPU內的通用寄存器③cache④磁帶⑤磁盤。按照CPU存取速度排列，由快到慢依次為A______，其中，內存包括B______；屬于外存的是C______。6.一般來講，取指周期中從內存讀出的信息流是________，一定送往_______寄存器；在執(zhí)行周期中從內存讀出的信息流是_______。7.一個較完善的指令系統(tǒng)應包含_數(shù)據(jù)__類指令，_算術__類指令，_邏輯__類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。8.PCI是一個與處理器無關的______，它采用_____時序協(xié)議和______式仲裁策略。9.根據(jù)操作數(shù)所在位置，操作數(shù)在寄存器中，為______尋址方式；操作數(shù)地址在寄存器，為______尋址方式；操作數(shù)在指令中，為______尋址方式。10.計算機硬件包括A.______，B.______，C.______，適配器，輸入/輸出設備。11.存儲器的技術指標是A.______、B.______、C.______和存儲器帶寬。12.用16K×8位EPROM芯片組成128K×32位的只讀存儲器，則數(shù)據(jù)寄存器A.______位、地址寄存器B.______位、共需EPROM芯片C.______個。13.主存與cache的地址映射有_________、_________、_________三種方式。三、簡答題指令和數(shù)據(jù)均存放在內存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關系如何？PCI總線中三種橋的名稱是什么？橋的功能是什么？在寄存器—寄存器型，寄存器—存儲器型和存儲器—存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？流水線中存在哪三種數(shù)據(jù)相關沖突會使流水線發(fā)生斷流？如何解決數(shù)據(jù)相關沖突？6.簡述cache的基本原理。8.已知某8位機的主存采用半導體存儲器，地址碼為18位，采用4K×4位的SRAM芯片組成該機所允許的最大主存空間，并選用模塊條形式，問：a.若每個模塊條為32K×8位，共需幾個模塊條？b.每個模塊條內有多少片RAM芯片?c.主存共需多少RAM芯片？什么是刷新？刷新操作有哪兩種方式，各有什么特點？求十進制數(shù)-113的原碼表示，反碼表示，補碼表示表示（用8位二進制表示，并設最高位為符號位，真值為7位）。四、分析與設計1.CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns，主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。2.指令格式如下所示，OP為操作碼字段，試分析指令格式特點。3126252221181716150OP源寄存器變址寄存器偏移量某計算機字長32位，有16個通用寄存器，主存容量為1M字，采用單字長二地址指令，共有64條指令，試采用四種尋址方式（寄存器、直接、變址、相對）設計指令格式。4.用32K*16位的EEPROM芯片組成128K*16位的只讀存儲器，問：（1）數(shù)據(jù)寄存器和地址寄存器各多少位？共需多少個EEPROM芯片？（2）畫出此存儲器組成框圖。5.參見課本P140的數(shù)據(jù)通路，畫出指令“STA,R1,(R2)”的指令周期流程圖，其含義是將寄存器R1的內容傳送至（R2）地址的存儲器單元中。標出各微操作信號序列。存儲器容量為128M，字長64位，模塊數(shù)m=8，分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數(shù)據(jù)總線寬度為64位，總線周期τ=50ns.問順序存儲器和交叉存儲器的帶寬各是多少？7.將是進制數(shù)-15/64表示成IEEE754標準的32為浮點規(guī)格化數(shù)刷新存儲器的重要性能指標是它的帶寬。實際工作時，顯示適配器的幾個功能部件要采用刷新存儲器的帶寬。假定總帶寬60%用于刷新屏幕，保留40%帶寬用于其他非刷新功能。若顯示工作方式采用分辨率為1024×1024，顏色深度為3B，刷新速率為72Hz，計算刷新存儲器總帶寬是多少？9.指令流水線有