半導(dǎo)體制造工藝流程半導(dǎo)體相關(guān)知識本征材料：純硅9-10個9250000Ω.cmN型硅：摻入V族元素--磷P、砷As、銻SbP型硅：摻入III族元素—鎵Ga、硼B(yǎng)PN結(jié)：NP------+++++半

導(dǎo)體元件制造過程可分為

前段（FrontEnd）制程晶圓處理制程（WaferFabrication；簡稱WaferFab）、晶圓針測制程（WaferProbe）；後段（BackEnd）

構(gòu)裝（Packaging）、測試制程（InitialTestandFinalTest）一、晶圓處理制程

晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程

，以微處理器（Microprocessor）為例，其所需處理步驟可達數(shù)百道，而其所需加工機臺先進且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與

含塵（Particle）均需控制的無塵室（Clean-Room），雖然詳細的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適

當(dāng)?shù)那逑矗–leaning）之後，接著進行氧化（Oxidation）及沈積，最後進行微影、蝕刻及離子植入等反覆步驟，以完成晶圓上電路的加工與制作。二、晶圓針測制程

經(jīng)過WaferFab之制程後，晶圓上即形成一格格的小格

，我們稱之為晶方或是晶粒（Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓

上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（Probe）儀器以測試其電氣特性，

而不合格的的晶粒將會被標(biāo)上記號（InkDot），此程序即

稱之為晶圓針測制程（WaferProbe）。然後晶圓將依晶粒

為單位分割成一粒粒獨立的晶粒

三、IC構(gòu)裝制程

IC構(gòu)裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導(dǎo)體制造工藝分類一雙極型IC的基本制造工藝：A在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離）ECL（不摻金）（非飽和型）、TTL/DTL（飽和型）、STTL（飽和型）B在元器件間自然隔離I2L（飽和型）半導(dǎo)體制造工藝分類二MOSIC的基本制造工藝：根據(jù)柵工藝分類A鋁柵工藝B硅柵工藝其他分類1、（根據(jù)溝道）PMOS、NMOS、CMOS2、（根據(jù)負載元件）E/R、E/E、E/D半導(dǎo)體制造工藝分類三Bi-CMOS工藝：

A以CMOS工藝為基礎(chǔ)P阱N阱B以雙極型工藝為基礎(chǔ)雙極型型集成成電路路和MOS集成成電路路優(yōu)缺缺點雙極型型集成成電路路中等速速度、、驅(qū)動動能力力強、、模擬擬精度度高、、功耗耗比較較大CMOS集集成電電路低的靜靜態(tài)功功耗、、寬的的電源源電壓壓范圍圍、寬寬的輸輸出電電壓幅幅度（（無閾閾值損損失）），具具有高高速度度、高高密度度潛力力；可可與TTL電路路兼容容。電電流驅(qū)驅(qū)動能能力低低半導(dǎo)體體制造造環(huán)境境要求求主要污污染源源：微微塵顆顆粒、、中金金屬離離子、、有機機物殘殘留物物和鈉鈉離子子等輕輕金屬屬例子子。超凈間間：潔潔凈等等級主主要由由微塵顆顆粒數(shù)數(shù)/m30.1um0.2um0.3um0.5um5.0umI級357.531NA10級級350753010NA100級NA750300100NA1000級級NANANA10007半導(dǎo)體元元件制制造過過程前段（（FrontEnd）制程程---前工工序晶圓處處理制制程（（WaferFabrication；簡稱稱WaferFab）典型的的PN結(jié)隔隔離的的摻金金TTL電電路工工藝流流程一次氧氧化襯底制制備隱埋層層擴散散外延淀淀積熱氧化化隔離光光刻隔離擴擴散再氧化化基區(qū)擴擴散再分布布及氧氧化發(fā)射區(qū)區(qū)光刻刻背面摻摻金發(fā)射區(qū)區(qū)擴散散反刻鋁鋁接觸孔孔光刻刻鋁淀積積隱埋層層光刻刻基區(qū)光光刻再分布布及氧氧化鋁合金金淀積鈍鈍化層層中測壓焊塊塊光刻刻橫向晶晶體管管刨面面圖CBENPPNPP+P+PP縱向晶晶體管管刨面面圖CBENPCBENPN+p+NPNPNPNPN晶體體管刨刨面圖圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.襯襯底選選擇P型Siρ10ΩΩ.cm111晶向,偏離離2O~5O晶圓（（晶片片）晶圓（（晶片片）的的生產(chǎn)產(chǎn)由砂砂即（（二氧氧化硅硅）開開始，，經(jīng)由由電弧弧爐的的提煉煉還原原成冶煉級級的硅硅，再再經(jīng)由由鹽酸酸氯化化，產(chǎn)產(chǎn)生三三氯化化硅，，經(jīng)蒸蒸餾純純化后后，透透過慢慢速分分解過程程，制制成棒棒狀或或粒狀狀的「「多晶晶硅」」。一一般晶晶圓制制造廠廠，將將多晶晶硅融融解后，再再利用用硅晶晶種慢慢慢拉拉出單單晶硅硅晶棒棒。一一支85公分長長，重重76.6公斤的的8寸硅晶棒棒，約約需2天半時時間長長成。。經(jīng)研研磨、、拋光光、切切片后后，即即成半半導(dǎo)體體之原原料晶圓片片第一次次光刻刻—N+埋埋層擴擴散孔孔1。減減小集集電極極串聯(lián)聯(lián)電阻阻2。減減小寄寄生PNP管的的影響響SiO2P-SUBN+-BL要求：：1。雜雜質(zhì)質(zhì)固濃濃度大大2。高高溫時時在Si中中的擴擴散系系數(shù)小小，以減小小上推推3。與與襯襯底晶晶格匹匹配好好，以以減小小應(yīng)力力涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜——蝕刻刻—清清洗—去膜膜--清洗洗—N+擴擴散(P)外延層層淀積積1。VPE（Vaporousphaseepitaxy)氣氣相外外延生生長硅硅SiCl4+H2→Si+HCl2。氧氧化Tepi>Xjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次次光刻刻—P+隔隔離擴擴散孔孔在襯底底上形形成孤孤立的的外延延層島島,實實現(xiàn)元元件的的隔離離.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜——蝕刻刻—清清洗—去膜膜--清洗洗—P+擴擴散(B)第三次次光刻刻—P型基基區(qū)擴擴散孔孔決定NPN管的的基區(qū)區(qū)擴散散位置置范圍圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗——基區(qū)區(qū)擴散散(B)第四次次光刻刻—N+發(fā)發(fā)射區(qū)區(qū)擴散散孔集電極極和N型電電阻的的接觸觸孔,以及及外延延層的的反偏偏孔。。Al——N-Si歐歐姆接接觸：：ND≥1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗——擴散散第五次次光刻刻—引線接接觸孔孔SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻刻—清清洗——去膜膜—清清洗第六次次光刻刻—金屬化化內(nèi)連連線：：反刻刻鋁SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2—氧氧化--涂涂膠——烘烤烤---掩掩膜（（曝光光）---顯影影---堅堅膜—蝕刻——清洗——去膜——清洗——蒸鋁CMOS工藝集集成電路路CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例1。光刻刻I---阱區(qū)區(qū)光刻，，刻出阱阱區(qū)注入入孔N-SiN-SiSiO2CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例2。阱區(qū)區(qū)注入及及推進，，形成阱阱區(qū)N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例3。去除除SiO2，長薄氧，，長Si3N4N-SiP-Si3N4CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例4。光II---有源源區(qū)光刻刻N-SiP-Si3N4CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例5。光III---N管場區(qū)區(qū)光刻，，N管場場區(qū)注入入，以提提高場開開啟，減減少閂鎖鎖效應(yīng)及及改善阱阱的接觸觸。光刻膠N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例6。光III---N管場區(qū)區(qū)光刻，，刻出N管場區(qū)區(qū)注入孔孔；N管場區(qū)區(qū)注入。。N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例7。光ⅣⅣ---p管場場區(qū)光刻刻，p管管場區(qū)注注入，調(diào)調(diào)節(jié)PMOS管的開開啟電壓壓，生長長多晶硅硅。N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例8。光ⅤⅤ---多晶硅硅光刻，，形成多多晶硅柵柵及多晶晶硅電阻阻多晶硅N-SiP-CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例9。光ⅤⅤI---P+區(qū)光刻刻，P+區(qū)注入入。形成成PMOS管的的源、漏漏區(qū)及P+保護護環(huán)。N-SiP-B+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例10。光光Ⅶ---N管管場區(qū)光光刻，N管場區(qū)區(qū)注入，，形成NMOS的源、、漏區(qū)及及N+保保護環(huán)。。光刻膠N-SiP-AsCMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例11。長長PSG（磷硅硅玻璃））。PSGN-SiP+P-P+N+N+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例12。光光刻Ⅷ---引引線孔光光刻。PSGN-SiP+P-P+N+N+CMOS集成電電路工藝藝

--以P阱硅硅柵CMOS為為例13。光光刻Ⅸ---引引線孔光光刻（反反刻AL）。PSGN-SiP+P-P+N+N+VDDINOUTPNSDDS集成電路路中電阻阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基區(qū)擴散散電阻集成電路路中電阻阻2SiO2RN+P+P-SUBRN+-BLN-epiP+發(fā)射區(qū)擴擴散電阻阻集成電路路中電阻阻3基區(qū)溝道道電阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成電路路中電阻阻4外延層電電阻SiO2RP+P-SUBRN-epiP+PN+集成電路路中電阻阻5MOS中中多晶硅硅電阻SiO2Si多晶硅氧化層其它：MOS管管電阻集成電路路中電容容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs發(fā)射區(qū)擴擴散層——隔離層層—隱埋埋層擴散散層PN電容集成電路路中電容容2MOS電電容AlSiO2ALP+P-SUBN-epiP+N+N+主要制程程介紹矽晶圓材材料（Wafer）圓晶是制制作矽半半導(dǎo)體IC所用之矽矽晶片，，狀似圓圓形，故故稱晶圓圓。材料料是「矽矽」，IC（IntegratedCircuit）廠用的的矽晶片片即為矽矽晶體，，因為整整片的矽矽晶片是是單一完完整的晶晶體，故故又稱為為單晶體體。但在在整體固固態(tài)晶體體內(nèi)，眾眾多小晶晶體的方方向不相相，則為為復(fù)晶體體（或多多晶體））。生成成單晶體體或多晶晶體與晶晶體生長長時的溫溫度，速速率與雜雜質(zhì)都有有關(guān)系。。一般清洗洗技術(shù)工藝清潔源容器清潔效果剝離光刻膠氧等離子體平板反應(yīng)器刻蝕膠去聚合物H2SO4:H2O=6:1溶液槽除去有機物去自然氧化層HF:H2O<1:50溶液槽產(chǎn)生無氧表面旋轉(zhuǎn)甩干氮氣甩干機無任何殘留物RCA1#(堿性)NH4OH:H2O2:H2O=1:1:1.5溶液槽除去表面顆粒RCA2#(酸性)HCl:H2O2:H2O=1:1:5溶液槽除去重金屬粒子DI清洗去離子水溶液槽除去清洗溶劑光學(xué)顯顯影影光學(xué)顯影影是在感感光膠上上經(jīng)過曝曝光和顯顯影的程程序，把把光罩上上的圖形形轉(zhuǎn)換到到感光膠膠下面的的薄膜層層或硅晶晶上。光光學(xué)顯影影主要包包含了感感光膠涂涂布、烘烘烤、光光罩對準準、曝曝光和顯顯影等程程序。關(guān)鍵技術(shù)術(shù)參數(shù):最小可可分辨圖圖形尺寸寸Lmin(nm)聚焦深度度DOF曝光方式式:紫外外線、X射線、、電子束束、極紫紫外蝕刻技術(shù)術(shù)（EtchingTechnology）蝕刻技術(shù)術(shù)（EtchingTechnology）是將材材料使用用化學(xué)反反應(yīng)物理理撞擊作作用而移移除的技技術(shù)?？煽梢苑譃闉?濕蝕刻（（wetetching）:濕蝕刻所所使用的的是化學(xué)學(xué)溶液，，在經(jīng)過過化學(xué)反反應(yīng)之後後達到蝕蝕刻的目目的.乾蝕刻（（dryetching）:乾蝕刻則則是利用用一種電電漿蝕刻刻（plasmaetching）。電漿漿蝕刻中中蝕刻的的作用，，可能是是電漿中中離子撞撞擊晶片片表面所所產(chǎn)生的的物理作作用，或或者是電電漿中活活性自由由基（Radical）與晶片片表面原原子間的的化學(xué)反反應(yīng)，甚甚至也可可能是以以上兩者者的復(fù)合合作用?！，F(xiàn)在主要要應(yīng)用技技術(shù):等等離子體體刻蝕常見濕法法蝕刻技術(shù)腐蝕液被腐蝕物H3PO4(85%):HNO3(65%):CH3COOH(100%):H2O:NH4F(40%）=76：3：15：5：0.01AlNH4(40%):HF(40%)=7:1SiO2,PSGH3PO4(85%)Si3N4HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5SiKOH(3%~50%)各向異向SiNH4OH:H2O2(30%):H2O=1:1:5HF(49%):H2O=1:100Ti,CoHF(49%):NH4F(40%)=1:10TiSi2CVD化化學(xué)氣相相沉積是利用熱熱能、電電漿放電電或紫外外光照射射等化學(xué)學(xué)反應(yīng)的的方式，，在反應(yīng)應(yīng)器內(nèi)將將反應(yīng)物物（通常常為氣體體）生成成固態(tài)的的生成物物，并在在晶片表表面沉積積形成穩(wěn)穩(wěn)定固態(tài)態(tài)薄膜（（film）的的一種沉沉積技術(shù)術(shù)。CVD技術(shù)術(shù)是半導(dǎo)導(dǎo)體IC制程中中運用極極為廣泛泛的薄膜膜形成方方法，如如介電材材料（dielectrics）、、導(dǎo)體或或半導(dǎo)體體等薄膜膜材料幾幾乎都能能用CVD技術(shù)術(shù)完成。?；瘜W(xué)氣相相沉積CVD氣體氣體化學(xué)氣氣相相沉積積技技術(shù)常用的CVD技術(shù)有：：(1)「常壓化化學(xué)氣相相沈積（（APCVD）」；(2)「低壓化化學(xué)氣相相沈積（（LPCVD）」；(3)「電漿輔輔助化學(xué)學(xué)氣相沈沈積（PECVD）」較為常見見的CVD薄膜包括括有：■二氣化硅硅（通常常直接稱稱為氧化化層）■氮化硅■多晶硅■耐火金屬屬與這類類金屬之之其硅化化物物理氣相相沈積（（PVD）主要是一一種物理理制程而而非化學(xué)學(xué)制程。。此技術(shù)術(shù)一般使使用氬等等鈍氣，，藉由在在高真空空中將氬氬離子加加速以撞撞擊濺鍍鍍靶材后后，可將將靶材原原子一個個個濺擊擊出來，，并使被被濺擊出出來的材材質(zhì)（通通常為鋁鋁、鈦或或其合金金）如雪雪片般沉沉積在晶晶圓表面面。PVD以以真空、、測射、、離子化化或離子子束等方方法使純純金屬揮揮發(fā)，與與碳化氫氫、氮氣氣等氣體體作用，，加熱至至400～600℃（（約1～～3小時時）後，，蒸鍍碳碳化物、、氮化物物、氧化化物及硼硼化物等等1～10μm厚之微微細粒狀狀薄膜，，PVD可可分為三三種技術(shù)術(shù)：(1)蒸鍍鍍（Evaporation）；(2)分分子束磊磊晶成長長（MolecularBeamEpitaxy；；MBE）；(3)濺濺鍍（Sputter）解離金屬電漿（淘氣氣鬼）物物理氣相沉積技術(shù)解離金屬屬電漿是是最近發(fā)發(fā)展出來來的物理理氣相沉沉積技術(shù)術(shù)，它是是在目標(biāo)標(biāo)區(qū)與晶晶圓之間間，利用用電漿，，針對從從目標(biāo)區(qū)區(qū)濺擊出出來的金金屬原子子，在其其到達晶晶圓之前前，加以以離子化化。離子子化這些些金屬原原子的目目的是，，讓這些些原子帶帶有電價價，進而而使其行行進方向向受到控控制，讓讓這些原原子得以以垂直的的方向往往晶圓行行進，就就像電漿漿蝕刻及及化學(xué)氣氣相沉積積制程。。這樣做做可以讓讓這些金金屬原子子針對極極窄、極極深的結(jié)結(jié)構(gòu)進行行溝填，，以形成成極均勻勻的表層層，尤其其是在最最底層的的部份。。離子植入入（IonImplant）離子植入入技術(shù)可可將摻質(zhì)質(zhì)以離子子型態(tài)植植入半導(dǎo)導(dǎo)體組件件的特定定區(qū)域上上，以獲獲得精確確的電子子特性。。這些離離子必須須先被加加速至具具有足夠夠能量與與速度，，以穿透透（植入入）薄膜膜，到達達預(yù)定的的植入深深度。離離子植入入制程可可對植入入?yún)^(qū)內(nèi)的的摻質(zhì)濃濃度加以以精密控控制。基基本上，，此摻質(zhì)質(zhì)濃度（（劑量））系由離離子束電電流（離離子束內(nèi)內(nèi)之總離離子數(shù)））與掃瞄瞄率（晶晶圓通過過離子束束之次數(shù)數(shù)）來控控制，而而離子植植入之深深度則由由離子束束能量之之大小來來決定。?；瘜W(xué)機械研磨技術(shù)化學(xué)機械研研磨技術(shù)（（化學(xué)機器器磨光，CMP）兼具有研研磨性物質(zhì)質(zhì)的機械式研磨磨與酸堿溶液液的化學(xué)式研磨磨兩種作用，，可以使晶晶圓表面達達到全面性性的平坦化化，以利后后續(xù)薄膜沉沉積之進行行。在CMP制程的硬設(shè)設(shè)備中，研研磨頭被用用來將晶圓圓壓在研磨磨墊上并帶帶動晶圓旋旋轉(zhuǎn)，至于于研磨墊則則以相反的的方向旋轉(zhuǎn)轉(zhuǎn)。在進行行研磨時，，由研磨顆顆粒所構(gòu)成成的研漿會會被置于晶晶圓與研磨磨墊間。影影響CMP制程的變量量包括有：：研磨頭所所施的壓力力與晶圓的的平坦度、、晶圓與研研磨墊的旋旋轉(zhuǎn)速度、、研漿與研研磨顆粒的的化學(xué)成份份、溫度、、以及研磨磨墊的材質(zhì)質(zhì)與磨損性性等等。制程監(jiān)控量測芯片內(nèi)內(nèi)次微米電電路之微距距，以確保保制程之正正確性。一一般而言，，只有在微微影圖案（（照相平版版印刷的patterning）與后續(xù)之之蝕刻制程程執(zhí)行后，，才會進行行微距的量量測。光罩檢測（（Retical檢查）光罩是高精精密度的石石英平板，，是用來制制作晶圓上上電子電路路圖像，以以利集成電電路的制作作。光罩必必須是完美美無缺，才才能呈現(xiàn)完完整的電路路圖像，否否則不完整整的圖像會會被復(fù)制到到晶圓上。。光罩檢測測機臺則是是結(jié)合影像像掃描技術(shù)術(shù)與先進的的影像處理理技術(shù)，捕捕捉圖像上上的缺失。。當(dāng)晶圓從一一個制程往往下個制程程進行時，，圖案晶圓圓檢測系統(tǒng)統(tǒng)可用來檢檢測出晶圓圓上是否有有瑕疵包括括有微塵粒粒子、斷線線、短路、、以及其它它各式各樣樣的問題。。此外，對對已印有電電路圖案的的圖案晶圓圓成品而言言，則需要要進行深次次微米范圍圍之瑕疵檢檢測。一般來說，，圖案晶圓圓檢測系統(tǒng)統(tǒng)系以白光光或雷射光光來照射晶晶圓表面。。再由一或或多組偵測測器接收自自晶圓表面面繞射出來來的光線，，并將該影影像交由高高功能軟件件進行底層層圖案消除除，以辨識識并發(fā)現(xiàn)瑕瑕疵。銅制程技術(shù)術(shù)在傳統(tǒng)鋁金金屬導(dǎo)線無無法突破瓶瓶頸之情況況下，經(jīng)過過多年的研研究發(fā)展，，銅導(dǎo)線已已經(jīng)開始成成為半導(dǎo)體體材料的主主流，由于銅的電電阻值比鋁鋁還小，因因此可在較較小的面積積上承載較較大的電流流，讓廠商得以以生產(chǎn)速度度更快、電電路更密集集，且效能能可提升約約30-40％的芯片。。亦由于銅銅的抗電子子遷移（電電版移民））能力比鋁鋁好，因此此可減輕其其電移作用用，提高芯芯片的可靠靠度。在半半導(dǎo)體制程程設(shè)備供貨貨商中，只只有應(yīng)用材材料公司能能提供完整整的銅制程程全方位解解決方案與與技術(shù)，包包括薄膜沉沉積、蝕刻刻、電化學(xué)學(xué)電鍍及化化學(xué)機械研研磨等。半導(dǎo)體制造造過程後段（BackEnd）---后工工序構(gòu)裝（Packaging）：IC構(gòu)裝依依使用材料料可分為陶陶瓷（ceramic）及塑塑膠（plastic）兩種種，而目前前商業(yè)應(yīng)用用上則以塑塑膠構(gòu)裝為為主。以塑塑膠構(gòu)裝中中打線接合合為例，其其步驟依序序為晶片切切割（diesaw）、黏黏晶（diemount/diebond）、、銲線（wirebond）、封膠膠（mold）、剪剪切/成形形（trim/form）、印字字（mark）、電電鍍（plating）及檢檢驗（inspection）等。測試制程（（InitialTestandFinalTest）1晶片切切割（DieSaw）晶片切割之之目的為將將前製程加加工完成之之晶圓上一一顆顆之晶晶粒（die）切切割分離。。舉例來說：：以0.2微米制程技技術(shù)生產(chǎn)，，每片八寸寸晶圓上可可制作近六六百顆以上上的64M微量。欲進行晶片片切割，首首先必須進進行晶圓圓黏片，而而後再送至至晶片切割割機上進行行切割。切切割完後之之晶粒井然然有序排列列於膠帶上上，而框架架的支撐避避免了膠膠帶的皺摺摺與晶粒之之相互碰撞撞。2黏晶（DieBond））黏晶之目的的乃將一顆顆顆之晶粒粒置於導(dǎo)線線架上並以以銀膠（epoxy）黏著固固定。黏晶晶完成後之之導(dǎo)線架則則經(jīng)由傳輸輸設(shè)備送送至彈匣（（magazine）內(nèi)，以以送至下一一製程進行行銲線。3銲線（WireBond）IC構(gòu)裝製製程（Packaging））則是利用用塑膠或陶陶瓷包裝晶晶粒與配線線以成積體體電路（IntegratedCircuit；簡稱稱IC），，此製程的的目的是為為了製造出出所生產(chǎn)的的電路的保保護層，避避免電路受受到機械性性刮傷或是是高溫破壞壞。最後整整個積體電電路的周圍圍會向外外拉出腳架架（Pin），稱之之為打線，，作為與外外界電路板板連接之用用。4封膠（Mold））封膠之主要要目的為防防止?jié)駳庥捎赏獠壳秩肴?、以機械械方式支持持導(dǎo)線、、內(nèi)部產(chǎn)生生熱量之去去除及提供供能夠手持持之形體。。其過程為為將導(dǎo)線架架置於框架架上並預(yù)熱熱，再將框框架置於壓壓模機上的的構(gòu)裝模上上，再以樹樹脂充填並並待硬化。。5剪切/成成形（Trim/Form）剪切之目的的為將導(dǎo)線線架上構(gòu)裝裝完成之晶晶粒獨立分分開，並把把不需要要的連接用用材料及部部份凸出之之樹脂切除除（dejunk））。成形之之目的則是是將外引腳腳壓成各種種預(yù)先設(shè)計計好之形狀狀，以便便於裝置於於電路版上上使用。剪剪切與成形形主要由一一部衝壓機機配上多套套不同製程程之模具，，加上進料料及出料機機構(gòu)所組組成。6印字（Mark））印字乃將字字體印於構(gòu)構(gòu)裝完的膠膠體之上，，其目的在在於註明商商品之規(guī)規(guī)格及製造造者等資訊訊。7檢驗（Inspection）晶片切割之之目的為將將前製程加加工完成之之晶圓上一一顆顆之檢檢驗之目目的為確定定構(gòu)裝完成成之產(chǎn)品是是否合於使使用。其中中項目包括括諸如：外外引腳之平平整性、共共面度、腳腳距、印字字是否清清晰及膠體體是否有損損傷等的外外觀檢驗。。8封裝裝制程處理的的最后一道道手續(xù)，通通常還包含含了打線的的過程。以以金線連接接芯片與導(dǎo)導(dǎo)線架的線路路，再封裝裝絕緣的塑塑料或陶瓷瓷外殼，并并測試集成成電路功能能是否正常常。硅器件失效效機理1氧化層層失效：針針孔、熱電電子效應(yīng)2層間分分離：AL-Si、、Cu-Si合金與與襯底熱膨膨脹系數(shù)不不匹配。3金屬互互連及應(yīng)力力空洞4機械應(yīng)應(yīng)力5電過應(yīng)應(yīng)力/靜電電積累6LATCH-UP7離子污污染典型的測試試和檢驗過過程1。芯片測測試（wafersort）2。芯片目目檢（dievisual）3。芯片粘粘貼測試（（dieattach）4。壓焊強強度測試（（leadbondstrength）5。穩(wěn)定性性烘焙（stabilizationbake）6。溫度循循環(huán)測試（（temperaturecycle）8。離心心測試（constantacceleration）9。滲漏測測試（leaktest））10。高低低溫電測試試11。高溫溫老化（burn-in）12。老化化后測試（（post-burn-inelectricaltest）芯片封裝介介紹一、DIP雙列直插式式封裝DIP(DualIn－linePackage)絕大多數(shù)中中小規(guī)模集集成電路(IC)其引腳數(shù)一一般不超過過100個。DIP封裝具有以以下特點：：1.適合在PCB(印刷電路板板)上穿孔焊接接，操作方方便。2.芯片面積與與封裝面積積之間的比比值較大，，故體積也也較大。Intel系列CPU中8088就采用這種種封裝形式式，緩存(Cache)和早期的內(nèi)內(nèi)存芯片也也是這種封封裝形式。。Through-HoleAxial&RadialDIP(雙列式插件件)Use(用途):Dual-Inline-PackageClassletter(代號):DependValueCode(單位符號):MakingoncomponentTolerance(誤差):NoneOrientation(方向性):DotornotchPolarity(極性):NoneThrough-HoleAxial&RadialSIP(單列式插件件)Use(用途):Single-Inline-PackageforresistornetworkordiodearraysClassletter(代號):RP,RNforresistornetwork,DorCRfordiodearray.ValueCode(單位符號):Valuemaybemarkedoncomponentinthefollowingway.E.g.8x2kmarkingforeight2Kresistorsinoneresistornetwork.Tolerance(誤差):NoneOrientation(方向性):Dot,bandornumberindicatepin1Polarity(極性):NoneSurfaceMountComponent(表面帖裝元元件)SOICSOSOLSOJVSOPSSOPQSOPTSOPDescriptionSmallOutlineICSmallOutlineSmallOutline,LargeSmallOutlineJ-LeadVerySmallOutlinePackageShrinkSmallOutlinePackageQuarterSmallOutlinePackageThinSmallOutlinePackage#ofPins8-568-1616-3216-4032-568-3020-5620-56BodyWidthVarious156mils(3.97mm)300-400mils(6.63-12.2mm)300-400mils(6.63-12.2mm)300mils(6.63mm)208mils(5.3mm)156mils(3.97mm)208mils(5.3mm)LeadTypeGull-wing,J-leadGull-wingGull-wingJ-LeadGull-wingGull-wingGull-wingGull-wingLeadPitch20to50mils50mils(1.27mm)50mils(1.27mm)50mils(1.27mm)25mils(0.65mm)25mils(0.65mm)25mils(0.65mm)20mils(0.5mm)SurfaceMountComponent(表面帖裝元元件)PLCCDescription:SmallOutlineIntegratedCircuit(SOIC)Classletter: U,IC,AR,C,Q,RLeadType:J-lead#ofPins:20-84(Upto100+)BodyType: PlasticLeadPitch:50mils(1.27mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponent(表面帖裝元元件)MELF(金屬電極表表面連接元元件)Description(描述):MetalElectrodeFace(MELF)havemetallizedterminalscylindricalbody.MELFcomponentincludeZenerdiodes,Resistors,Capacitors,andInductors.Classletter: DependsoncomponenttypeValueRange:DependsoncomponenttypeTolerance:DependsoncomponenttypeOrientation:BypolarityPolarity: Capacitorshaveabeveledanodeend.Diodeshaveabandatthecathodeend.二、QFP塑料方型扁扁平式封裝裝和PFP塑料扁平組組件式封裝裝QFP（PlasticQuadFlatPackage）封裝的芯芯片引腳之之間距離很很小，管腳腳很細，一一般大規(guī)模模或超大型型集成電路路都采用這這種封裝形形式，其引引腳數(shù)一般般在100個以上。用用這種形式式封裝的芯芯片必須采采用SMD（表面安裝裝設(shè)備技術(shù)術(shù)）將芯片片與主板焊焊接起來。。采用SMD安裝的芯片片不必在主主板上打孔孔，一般在在主板表面面上有設(shè)計計好的相應(yīng)應(yīng)管腳的焊焊點。將芯芯片各腳對對準相應(yīng)的的焊點，即即可實現(xiàn)與與主板的焊焊接。用這這種方法焊焊上去的芯芯片，如果果不用專用用工具是很很難拆卸下下來的。PFP（PlasticFlatPackage）方式封裝裝的芯片與與QFP方式基本相相同。唯一一的區(qū)別是是QFP一般為正方方形，而PFP既可以是正正方形，也也可以是長長方形。QFP/PFP封裝具有以以下特點：：SurfaceMountComponentPQFPDescription:PlasticQuadFlatPackClassletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: PlasticLeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.SurfaceMountComponentQFP(MQFP)Description:QuadFlatPack(QFP),MetricQFP(MQFP)Classletter: U,IC,AR,C,Q,RLeadType:Gull-wing#ofPins:44andupBodyType: Plastic(Alsometalandceramic)LeadPitch:12mils(0.3mm)to25.6mils(0.65mm)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.BGA球柵陣列封封裝當(dāng)IC的頻率超過過100MHz時，傳統(tǒng)封封裝方式可可能會產(chǎn)生生所謂的“CrossTalk”現(xiàn)象，而且且當(dāng)IC的管腳數(shù)大大于208Pin時，傳統(tǒng)的的封裝方式式有其困難難度。三、PGA插針網(wǎng)格陣陣列封裝PGA(PinGridArrayPackage)芯片封裝形形式在芯片片的內(nèi)外有有多個方陣陣形的插針針，每個方方陣形插針針沿芯片的的四周間隔隔一定距離離排列。根根據(jù)引腳數(shù)數(shù)目的多少少，可以圍圍成2-5圈。安裝時時，將芯片片插入專門門的PGA插座。為使使CPU能夠更方便便地安裝和和拆卸，從從486芯片開始，，出現(xiàn)一種種名為ZIF的CPU插座，專門門用來滿足足PGA封裝的CPU在安裝和拆拆卸上的要要求。ZIF(ZeroInsertionForceSocket)是指零插拔拔力的插座座。把這種種插座上的的扳手輕輕輕抬起，CPU就可很容易易、輕松地地插入插座座中。然后后將扳手壓壓回原處，，利用插座座本身的特特殊結(jié)構(gòu)生生成的擠壓壓力，將CPU的引腳與插插座牢牢地地接觸，絕絕對不存在在接觸不良良的問題。。而拆卸CPU芯片只需將將插座的扳扳手輕輕抬抬起，則壓壓力解除，，CPU芯片即可輕輕松取出。。PGA封裝具有以以下特點：：1.插拔操作更更方便，可可靠性高。。2.可適應(yīng)更高高的頻率。。四、SurfaceMountComponentBGADescription:BallGridArray:PBGA–PlasticBGA,TBGA–TapBGA,CBGA–CeramicBGA,CCGA–CeramicColumnGrillArrayClassletter: U,IC,AR,C,Q,RLeadType:BallGrid(ColumnGrillforCCGA)#ofPins:25-625BodyType: Plastic,metalorceramicLeadPitch:1.5mmto1.27mm(50mils)Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.63Sn-37PbPBGAPlasticSubstrateCCGACeramicSubstrate90Sn-10Pb五、CSP芯片尺寸封封裝隨著全球電電子產(chǎn)品個個性化、輕輕巧化的需需求蔚為風(fēng)風(fēng)潮，封裝裝技術(shù)已進進步到CSP(ChipSizePackage)。它減小了了芯片封裝裝外形的尺尺寸，做到到裸芯片尺尺寸有多大大，封裝尺尺寸就有多多大。即封封裝后的IC尺寸邊長不不大于芯片片的1.2倍，IC面積只比晶晶粒（Die）大不超過過1.4倍。六、MCM多芯片模塊塊為解決單一一芯片集成成度低和功功能不夠完完善的問題題，把多個個高集成度度、高性能能、高可靠靠性的芯片片，在高密密度多層互互聯(lián)基板上上用SMD技術(shù)組成多多種多樣的的電子模塊塊系統(tǒng)，從從而出現(xiàn)MCM(MultiChipModel)多芯片模塊塊系統(tǒng)。集成電路相相關(guān)知識1晶體管發(fā)明明人：1947/12美美國貝爾試試驗室JohnBardean和和WalterBrattain發(fā)發(fā)明第一一個點接觸觸的晶體管管1948/1WilliamShockley提提出出結(jié)結(jié)型型晶晶體體管管理理論論。。集成成電電路路發(fā)發(fā)明明人人：：杰克克。?；鶢枲柋缺龋ǎ↗ackKilby））1958年年9月月報報第第一一塊塊鍺鍺集集成成電電路路集成成電電路路相相關(guān)關(guān)知知識識2集成成度度：：指指每每個個芯芯片片上上的的等等效效門門數(shù)數(shù)（（2IN-nAND））類別數(shù)字集成電路模擬ICMOSIC雙極ICSSI<102<100<30MSI102~103100~50030~100LSI103~105500~2000100~300VLSI超105~107>2000>300ULSI特107~109GSI巨大規(guī)模>109集成成電電路路相相關(guān)關(guān)知知識識3摩爾爾定定律律集成成電電路路的的集集成成度度每三三年年提高高四倍倍,加加工工的的特特征征尺尺寸寸縮小小為1/SQRT2.1965年年以以來來證證明明了了其其的的存存在在。。微處處理理器器發(fā)發(fā)展展年年表表發(fā)布年代型號晶體管數(shù)/個特征尺寸um1971400422508.01972800830008.01974808045006.01976808570004.019788086290004.01982802861340001.51985803862750001.519898048612000001.01993Pentium31000000.81995PentiumPro55000000.61997PentiumII75000000.351999PentiumIII240000000.252000PentiumIV420000000.182002PentiumIV550000000.1390納米米對對半半導(dǎo)導(dǎo)體體廠廠商商來來說說，，是是更更加加尖尖端端的的技技術(shù)術(shù)領(lǐng)領(lǐng)域域，，過過去去工工藝藝都都以以“微米米”做單單位位，，微微米米(mm)是納納米米(nm)的1000倍。。我我們們常常以以工工藝藝線線寬寬來來代代表表更更先先進進的的半半導(dǎo)導(dǎo)體體技技術(shù)術(shù)，，如如0.25微米米、、0.18微米米、、0.13微米米，，0.13微米米以以下下的的更更先先進進工工藝藝則則進進入入了了納納米米領(lǐng)領(lǐng)域域。。BestWishForYou結(jié)束束9、靜靜夜夜四四無無鄰鄰，，荒荒居居舊舊業(yè)業(yè)貧貧。。。。12月月-2212月月-22Thursday,December29,202210、雨雨中中黃黃葉葉樹樹，，燈燈下下白白頭頭人人。。。。04:39:1504:39:1504:3912/29/20224:39:15AM11、以我我獨沈沈久，，愧君君相見見頻。。。12月月-2204:39:1504:39Dec-2229-Dec-2212、故人江江海別，，幾度隔隔山川。。。04:39:1504:39:1504:39Thursday,December29,