第3章

組合電路分析設(shè)計數(shù)字技術(shù)基礎(chǔ)（9-2/27）

回顧分析給定邏輯電路得出邏輯功能給定邏輯功能畫出邏輯電路設(shè)計1.由邏輯圖逐級寫出邏輯式；3.列出真值表；2.對邏輯式進行整理化簡；組合電路分析的一般步驟：4.由真值表分析電路的邏輯功能，并用文字描述。1.邏輯抽象，列出真值表；組合電路設(shè)計的一般步驟：4.將邏輯式化簡或變換成適當(dāng)?shù)男问剑?.畫出邏輯圖。2.根據(jù)真值表寫出邏輯式；3.選定器件的類型；（9-3/27）

回顧

一、基于SSI門電路的組合邏輯電路設(shè)計就是以邏輯門為基本單元的門級設(shè)計。二、基于MSI器件的組合邏輯電路設(shè)計就是以MSI器件為模塊的模塊級設(shè)計。1.譯碼器實現(xiàn)組合邏輯函數(shù)用變量譯碼器配合適當(dāng)?shù)拈T電路可實現(xiàn)任何邏輯函數(shù)。2.數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)第3章組合邏輯電路的分析和設(shè)計3.1組合邏輯電路的分析

3.2

組合邏輯電路的設(shè)計3.3

組合邏輯電路的VHDL描述3.4

組合邏輯電路中的競爭與冒險

（9-5/27）2.數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)ABCZ令:A2=

A

，A1

=B

，A0

=C

，Y=ZD0=

D1=D2=D4=0D3=

D5=D6=D7=1【例1】試用數(shù)據(jù)選擇器實現(xiàn)函數(shù)

Z=AB+AC+BC

。解：（9-6/27）(2)卡諾圖法解：(1)寫函數(shù)Y的最小項之和表達式(2)畫出Z和Y

的卡諾圖(a)Z

的卡諾圖(b)Y的卡諾圖(3)比較邏輯函數(shù)Z和Y

的卡諾圖令Z=Y,A＝A2,B＝A1、C＝A0

，對比兩卡諾圖得(4)圖略（同前）（9-7/27）2.數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)解:【例2】用四選一數(shù)選器實現(xiàn)：

Z=AB+AC+BC

74HC153YA0A1D1D0D3D221GGG=0時，（9-8/27）2.數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)則有:

對比上面二式，（9-9/27）74LS2832A1A0A3A2B1B0B3BCICO2S1S0S3S3.其它MSI部件在設(shè)計中的應(yīng)用可選用74LS283四位并行加法器將8421BCD碼轉(zhuǎn)換成余3BCD碼。【例】余3BCD碼=8421BCD碼+0011DCBAY3Y2Y1Y0輸入8421BCD碼:

DCBA輸出余3碼:Y3Y2Y1Y01（9-10/27）3.其它MSI部件在設(shè)計中的應(yīng)用A3A2A1A0B3B2B1B0FA>BFA=BFA<B7485IA<BIA=BIA>B可選用4位數(shù)值比較器7485實現(xiàn)【例】判斷8421BCD碼表示十進制數(shù)的“四舍五入”電路。當(dāng)大于等于5時輸出為1，否則為0。8421BCD碼與4（0100）比較，輸出從FA>B取得Y01001DCBAD3D2D1D0Y1Y2000000010010001101000101011001111000100100000000000000011111101010111100110111101111111111000000A3A2A1A0B3B2B1B0FA>BFA=BFA<B7485IA<BIA=BIA>BY110011DCBAY2A3A2A1A0B3B2B1B0FA>BFA=BFA<B7485IA<BIA=BIA>B01001DCBA

P100：3.13（9-12/27）三、基于組合型PLD的電路設(shè)計【例】用PROM實現(xiàn)兩個2位二進制數(shù)比較器。輸入:

A=A1A0

B=B1B0輸出:A1A0B1B0Y1Y2Y30000000100100011010001010110011110001001101010111100110111101111000010001100111010000100001000010111001100010000（9-13/27）三、基于組合型PLD的電路設(shè)計A0A1B0B1

ROMA2A3A0A1D2D0D1Y1Y3Y2（9-14/27）產(chǎn)生尖脈沖或“毛刺”，這便是競爭-冒險現(xiàn)象。它的存在往往使后級電路無法正常工作；一、競爭-冒險現(xiàn)象及原因

3.4組合邏輯電路中的競爭與冒險AYAY=A·A=0AAYAY=A+A=1（9-15/27）競爭：門的兩個輸入同時向相反的電平跳變的現(xiàn)象。邏輯競爭：

單一的輸入變量A發(fā)生跳變時，由于電路中不同傳輸路徑的門電路的延遲所造成的競爭。又叫自競爭。功能競爭：

兩個被認為同步的輸入信號A、B實際存在著跳變時間差所造成的競爭。又叫互競爭。一、競爭-冒險現(xiàn)象及原因冒險：由于競爭原因而使電路輸出發(fā)生瞬時錯誤的現(xiàn)象稱為冒險。邏輯冒險和功能冒險（9-16/27）邏輯冒險：代數(shù)識別法卡諾圖識別法計算機輔助分析法直接測量法（示波器、邏輯分析儀）功能冒險：計算機輔助分析法直接測量法（示波器、邏輯分析儀）二、冒險現(xiàn)象的識別（9-17/27）二、冒險現(xiàn)象的識別代數(shù)法可通過邏輯函數(shù)來判別。1.代數(shù)識別法方法：根據(jù)組合電路寫出的函數(shù)式在一定條件下若可簡化成下列兩種形式時，則該組合電路存在冒險現(xiàn)象。例：試判別邏輯函數(shù)式是否存在冒險現(xiàn)象。解：例：試判別圖示電路是否存在冒險現(xiàn)象。解：寫出函數(shù)式當(dāng)取A=0、C=0時，

故電路存在冒險現(xiàn)象當(dāng)取A=1、C=0時，

，出現(xiàn)冒險現(xiàn)象當(dāng)取B=0，C=1時，

，出現(xiàn)冒險現(xiàn)象當(dāng)取A=0，B=1時，，出現(xiàn)冒險現(xiàn)象（9-19/27）方法：圖中兩個卡諾圈相切并且相切部分沒有被另一個卡諾圈圈住，此時電路存在競爭-冒險現(xiàn)象。2.卡諾圖識別法故當(dāng)：BCD=101、111，ACD=001時，存在競爭-冒險。101=BCD例:（9-20/27）【例】

解：三、冒險現(xiàn)象的消除1.修改邏輯設(shè)計—增加冗余項（9-21/27）p2.引入選通脈沖三、冒險現(xiàn)象的消除（9-22/27）優(yōu)點：方法簡單易行；缺點：輸出電壓波形會變壞。適用于對輸出波形的前、后沿?zé)o嚴格要求的場合。3.輸出端接濾波電容三、冒險現(xiàn)象的消除（9-23/27）

本章小結(jié)邏輯圖邏輯表達式并化簡真值表說明功能邏輯抽象、列真值表寫表達式化簡或變換畫邏輯圖功能（1）掌握門級組合邏輯電路設(shè)計。2.組合電路的設(shè)計1.組合電路的分析（2）掌握常用MSI器件的邏輯符號、功能、擴展及應(yīng)用（9-24/27）

譯碼器：

3-8譯碼器74LS(HC)138、74LS139(2-4)、74LS154(4-16)、顯示譯碼器（74LS49）數(shù)選器：

4選1數(shù)據(jù)選擇器74HC(LS)153、74HC151(8選1)加法器：四位并行進位加法器74LS283數(shù)值比較器：四位二進制比較器74LS85編碼器：

8-3優(yōu)先編碼器74HC148（3）掌握常用組合型PLD的原理及應(yīng)用

PROM、PLA、PAL、GAL3.組合邏輯電路中的競爭-冒險現(xiàn)象競爭冒險的概念、檢查方法和消除方法（2）掌握常用MSI器件的邏輯符號、功能、擴展及應(yīng)