...8/8數(shù)字電子技術(shù)試卷<1>填空〔161．十進制數(shù)123的二進制數(shù)是；十六進制數(shù)是。。3．邏輯代數(shù)的三種基本運算是,和。4．三態(tài)門的工作狀態(tài)是,,。5．描述觸發(fā)器邏輯功能的方法有。6．施密特觸發(fā)器的主要應用是。7．設4位D/A轉(zhuǎn)換器的滿度輸出電壓位30伏,則輸入數(shù)字量為1010時的輸出模擬電壓為8．實現(xiàn)A/D轉(zhuǎn)換的主要方法有,,。判斷題〔101．BCD碼即8421碼〔2.八位二進制數(shù)可以表示256種不同狀態(tài)。〔3．TTL與非門與CMOS與非門的邏輯功能不一樣?！?．多個三態(tài)門的輸出端相連于一總線上,使用時須只讓一個三態(tài)門傳送信號,其他門處于高阻狀態(tài)。<>5．計數(shù)器可作分頻器?！踩嗊壿嫼瘮?shù)〔141．用公式法化簡,化為最簡與或表達式。2．用卡諾圖化簡,化為最簡與或表達式。四．電路如圖1所示,要求寫出輸出函數(shù)表達式,并說出其邏輯功能?！?5五．觸發(fā)器電路如圖2〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應給定波形畫出Q端波形〔設初態(tài)Q＝0<15>六．試用觸發(fā)器和門電路設計一個同步的五進制計數(shù)器?！?5七．用集成電路定時器555所構(gòu)成的自激多諧振蕩器電路如圖3所示,試畫出VO,VC的工作波形,并求出振蕩頻率。〔15數(shù)字電子技術(shù)試卷<2>填空〔161．十進制數(shù)35.85的二進制數(shù)是；十六進制數(shù)是。2．邏輯代數(shù)中邏輯變量得取值為。3．組合邏輯電路的輸出狀態(tài)只與有關(guān)而與電路。4．三態(tài)門的輸出有,三種狀態(tài),當多個三態(tài)門的輸出端連在一根總線上使用時,應注意。5．觸發(fā)器的基本性質(zhì)有。6．單穩(wěn)態(tài)觸發(fā)器的主要應用是。7．設6位D/A轉(zhuǎn)換器的滿度輸出電壓位6.3伏,則輸入數(shù)字量為110111,輸出模擬電壓為8．一個8K字節(jié)的EPROM芯片,它的地址輸入端的個數(shù)是。判斷題〔101．數(shù)字電路中,化簡邏輯函數(shù)的目的是為了所設計的邏輯電路更簡單,更經(jīng)濟,而且其功能不變。<>2．二進制數(shù)1001和二進制代碼1001都表示十進制數(shù)。〔3．觸發(fā)器的輸出狀態(tài)完全由輸入信號決定?！?．模擬量送入數(shù)字電路前,須經(jīng)A/D轉(zhuǎn)換。〔5．多諧振蕩器常作為脈沖信號源使用?！踩嗊壿嫼瘮?shù)〔141．用公式法化簡,化為最簡與或表達式。2．用卡諾圖化簡,化為最簡與或表達式。四．設計一個8421碼的檢碼電路。要求當輸入大于等于3、小于等于7時電路輸出為1,否則電路輸出為0。要求列出真值表,寫出邏輯函數(shù)式,畫出邏輯圖?！?5五．觸發(fā)器電路如圖1〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應給定波形畫出Q端波形〔設初態(tài)Q＝0。<15>六．分析圖2電路實現(xiàn)何種邏輯功能,其中X是控制端,對X＝0和X＝1分別分析,設初態(tài)為?！惨髮懗鲭娐贩匠?列出狀態(tài)轉(zhuǎn)換表或圖,說明其邏輯功能,并說明電路能否自啟動〔15七．試用8選1數(shù)據(jù)選擇器和74LS161芯片設計序列信號發(fā)生器。芯片引腳圖如圖3所示,序列信號為11001101〔左位為先?！?5數(shù)字電子技術(shù)試卷<3>填空〔161．十進制數(shù)86的二進制數(shù)是；8421BCD碼是。2．在Y=AB+CD的真值表中,Y＝1的狀態(tài)有個。3．4位二進制數(shù)碼可以編成個代碼,用這些代碼表示0～9十進制輸?shù)氖畟€數(shù)碼,必須去掉代碼。4．描述觸發(fā)器邏輯功能的方法有。5．若Q＝1,J=0,K=1,則。。6．設ROM地址為,輸出為,則ROM的容量為。7．一個8位二進制D/A轉(zhuǎn)換器的分辨率為0.025,則輸入數(shù)字量為11010011時,輸出模擬電壓為。8．和是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標?；卮饐栴}〔101．已知XY=XZ,則Y=Z,正確嗎？為什么？2．五位環(huán)形計數(shù)器的時鐘頻率為10KHz,其輸出波形的頻率是多少？三．化簡邏輯函數(shù)〔141．用公式法化簡,化為最簡與或表達式。2．用卡諾圖化簡,化為最簡與或表達式。四．由雙4選1數(shù)據(jù)選擇器組成的電路如圖1所示,①寫出的表達式。②列出的真值表?！?5五．某室由3臺計算機工作站,請用紅、黃、綠3種指示燈設計一個監(jiān)視電路,要求：3臺計算機正常工作時,綠燈亮；只一臺出故障時黃燈亮；有兩臺出故障時,紅燈亮；若3臺計算機同時出故障時,則黃燈和紅燈都亮。試用門電路設計。要求：列出真值表,寫出邏輯函數(shù)式,畫出邏輯電路圖?！?5六．觸發(fā)器電路及輸入波形如圖2所示,要求：寫出電路方程,畫出與Y的對應波形。<設的初態(tài)為11>〔15七．試用中規(guī)模集成十六進制計數(shù)器74LS161芯片設計一個十三進制計數(shù)器,要求必須包括0000和1111狀態(tài),利用C端左進位輸出。芯片引腳圖如圖3所示。〔15數(shù)字電子技術(shù)試卷<4>填空〔161．十進制數(shù)3.5的二進制數(shù)是；8421BCD碼是。2．在的結(jié)果是。3．D觸發(fā)器的狀態(tài)方程為,如果用D觸發(fā)器來實現(xiàn)T觸發(fā)器的功能,則T、D間的關(guān)系為。4．一個64選1的數(shù)據(jù)選擇器,它的選擇控制端有個。5．6位D/A轉(zhuǎn)換器滿度輸出電壓為10伏,輸入數(shù)字為001010時對應的輸出模擬電壓為V。6．一片64K×8存儲容量的只讀存儲器ROM,有條地址線,有條數(shù)據(jù)線。7．由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器,輸出脈寬。8．和是衡量A/D、D/A轉(zhuǎn)換器性能優(yōu)劣的主要指標?；卮饐栴}〔101．已知XY=XZ,則Y=Z,正確嗎？為什么？2．已知X+Y=XY,則X=Y,正確嗎？為什么？三．化簡邏輯函數(shù)〔141．用公式法化簡,化為最簡與或表達式。2．用卡諾圖化簡,化為最簡與或表達式。四．分析圖1所示電路,要求列出的邏輯表達式和真值表,并說出電路的邏輯功能指出輸入變量和輸出函數(shù)的含義?！?5五．觸發(fā)器電路如圖2〔a,〔b所示,⑴寫出觸發(fā)器的次態(tài)方程；⑵對應給定波形畫出Q端波形〔設初態(tài)Q＝0<15>六．試用D觸發(fā)器及少量門器件設計,狀態(tài)轉(zhuǎn)換圖為①→②→③模為3的同步計數(shù)器。要求有設計過程?！?5七．用集成電路定時器555所構(gòu)成的自激多諧振蕩器電路如圖3所示,試畫出VO,VC的工作波形,并求出振蕩頻率。〔15數(shù)字電子技術(shù)試卷5一．選擇題〔共20分1．將十進制數(shù)〔3.510轉(zhuǎn)換成二進制數(shù)是〔 ①11.11 ②10.11 ③10.01 ④11.102.三變量函數(shù)的最小項表示中不含下列哪項〔①m2 ②m5 ③m3 ④m73.一片64k×8存儲容量的只讀存儲器ROM,有〔條地址線和〔條數(shù)據(jù)線。①64、8②64、16③16、8④16、164.在ADC工作過程中,包括保持a,采樣b,編碼c,量化d四個過程,其先后順序為〔①abcd②bcda③cbad④badc5.以下各種ADC中,轉(zhuǎn)換速度最慢的是〔①并聯(lián)比較型②逐次逼進型③雙積分型④以上各型速度相同6.一個時鐘占空比為1：4,則一個周期內(nèi)高低電平持續(xù)時間之比為〔①1：3 ②1：4 ③1：5 ④1：67.當三態(tài)門輸出高阻狀態(tài)時,輸出電阻為〔 ①無窮大 ②約100歐姆③無窮小④約10歐姆8.通常DAC中的輸出端運算放大器作用是〔①倒相 ②放大 ③積分 ④求和9.16個觸發(fā)器構(gòu)成計數(shù)器,該計數(shù)器可能的最大計數(shù)模值是〔 ①16 ②32 ③162 ④21610.一個64選1的數(shù)據(jù)選擇器有〔個選擇控制信號輸入端。〔 ①6 ②16 ③32 ④64二．判斷題〔20分1．兩個二進制數(shù)相加,并加上來自高位的進位,稱為全加,所用的電路為全加器〔2．三態(tài)門輸出為高阻時,其輸出線上電壓為高電平〔3．前進位加法器比串行進位加法器速度慢〔4．譯碼器哪個輸出信號有效取決于譯碼器的地址輸入信號〔5．五進制計數(shù)器的有效狀態(tài)為五個〔6．施密特觸發(fā)器的特點是電路具有兩個穩(wěn)態(tài)且每個穩(wěn)態(tài)需要相應的輸入條件維持?！?．當時序邏輯電路存在無效循環(huán)時該電路不能自啟動〔8．RS觸發(fā)器、JK觸發(fā)器均具有狀態(tài)翻轉(zhuǎn)功能〔9．D/A的含義是模數(shù)轉(zhuǎn)換〔10．構(gòu)成一個7進制計數(shù)器需要3個觸發(fā)器〔三、簡答題〔每小題5分,共10分1．用基本公式和定理證明下列等式：。2請寫出RS、JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程,并解釋為什么有的觸發(fā)器有約束方程。四．用卡諾圖化簡以下邏輯函數(shù)〔每小題5分,共10分1.2．,給定約束條件為AB＋CD＝0五．一個組合電路具有3個輸入端A,B,C,一個輸出端Y,其輸入和輸出波形如圖1所示,使用或非門設計電路<15分>六．8選1數(shù)據(jù)選擇器CC4512的邏輯功能如表1所示。試寫出圖2所示電路輸出端Y的最簡與或形式的表達式。〔10分七．如圖3所示電路的計數(shù)長度N是多少？能自啟動嗎？畫出狀態(tài)轉(zhuǎn)換圖?！?5分數(shù)字電子技術(shù)試卷<06>一、數(shù)制轉(zhuǎn)換〔12１、〔１００１０１１１2＝〔 １６＝〔 １０２、〔８C１６＝〔 ２＝〔 １０３、〔127１０＝〔 ２＝〔 １６４、〔１１０１０１．１１８＝〔 １６５、〔－１１０１B原碼＝〔 反碼=< >補碼二、選擇填空題〔121、以下的說法中,——是正確的。A一個邏輯函數(shù)全部最小項之和恒等于０B一個邏輯函數(shù)全部最大項之和恒等于０C一個邏輯函數(shù)全部最大項之積恒等于１D一個邏輯函數(shù)全部最大項之積恒等于０2、若將一個ＴＴＬ異或門〔輸入端為Ａ、Ｂ當作反相器使用,則Ａ、Ｂ端應——連接。AＡ或Ｂ有一個接１ BＡ或Ｂ有一個接０ CＡ和Ｂ并聯(lián)使用 D不能實現(xiàn)3、已知Ｒ、Ｓ是或非門構(gòu)成的基本ＲＳ觸發(fā)器的輸入端,則約束條件為——。AＲＳ＝０ BＲ＋Ｓ＝１ CＲＳ＝１ DＲ＋Ｓ＝０4、用8級觸發(fā)器可以記憶——種不同的狀態(tài)。A8 B16 C128 D2565、由3級觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計數(shù)器的計數(shù)模值依次為——。A8和8 B6和3 C6和8 D3和6三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式〔12〔1、〔2、,給定約束條件為：四、證明〔12〔1、〔2五、設計一位二進制全減器邏輯電路?！睤=A-B-Ci,A：被減數(shù),B：減數(shù),Ci：借位輸入,D：差,另有Co：借位輸出〔16六、分析上圖時序電路的邏輯功能。FF1,FF2和FF3是三個主從結(jié)構(gòu)的JK觸發(fā)器,下降沿動作,輸入端懸空時和邏輯1狀態(tài)等效。<20七、如圖,用555定時器接成的施密特觸發(fā)器電路中,試求：〔161當Vcc＝12V,而且沒有外接控制電壓時,VT＋、VT－及ΔVT值。2當Vcc＝9V,外接控制電壓Vco＝5V時,VT＋、VT－及ΔVT值。數(shù)字電子技術(shù)試卷<07>數(shù)制轉(zhuǎn)換<12>1、<1101101>2=< >16=< >10 2、<3D．BE>16=< >2=< >103、<25．7>10=< >2=< >16 8421BCD=< >85、<－00101B>原碼=< >反碼=< >補碼二、選擇填空題<12>1>、以下的說法中,——是正確的。A>一個邏輯函數(shù)全部最小項之和恒等于0 B>一個邏輯函數(shù)全部最大項之和恒等于0C>一個邏輯函數(shù)全部最大項之積恒等于1 D>一個邏輯函數(shù)全部最大項之積恒等于02>、已知R、S是與非門構(gòu)成的基本RS觸發(fā)器的輸入端,則約束條件為——。A>R＋S=1 B>R＋S=0 C>RS=1 D>RS=03>、若JK觸發(fā)器的原狀態(tài)為0,欲在CP作用后仍保持為0狀態(tài),則激勵函數(shù)JK的值應是——。A>J=1,K=1 B>J=0,K=0 C>J=0,K=X D>J=X,K=X4>、同步計數(shù)器是指——的計數(shù)器。A>由同類型的觸發(fā)器構(gòu)成。 B>各觸發(fā)器時鐘端連在一起,統(tǒng)一由系統(tǒng)時鐘控制。C>可用前級的輸出做后級觸發(fā)器的時鐘。 D>可用后級的輸出做前級觸發(fā)器的時鐘。5>、同步四位二進制計數(shù)器的借位方程是B=,則可知B的CP周期和正脈沖寬度為——。A>16、2 B>16、1 C>8、8 D>8、4三、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式<12><1>.<2>.Y<A,B,C,D>=Σ<m3,m5,m6,m7,m10>,給定約束條件為：m0＋m1＋m2＋m4＋m8=0證明下列邏輯恒等式<方法不限><12><1>、<2>、五、分析下圖所示電路中當ABCD單獨一個改變狀態(tài)時是否存在競爭冒險現(xiàn)象？如果存在,那么都發(fā)生在其它變量為何種取值的情況下？<16>六、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖<20>。七、如圖所示,用CMＯS反相器組成的施密特觸發(fā)器電路中,若R1=50K,R2=100K,VDD=5V,VＴＨ=VDD／2,試求電路的輸入轉(zhuǎn)換電平VＴ＋、VＴ－以及回差電壓ΔVＴ。<16>數(shù)字電子技術(shù)試卷<08>數(shù)制轉(zhuǎn)換<10>：1、<11．001>2＝< >16＝< >10 2、<8F．FF>16＝< >2＝< >10 3、<25．7>10＝< >2＝< >164、<＋1011B>原碼＝< >反碼=< >補碼 5、<－101010B>原碼＝< >反碼=< >補碼二、選擇填空題<10>1>、主從JK觸發(fā)器是——。 A>在CP上升沿觸發(fā) B>在CP下降沿觸發(fā) C>在CP＝1穩(wěn)態(tài)觸發(fā) D>與CP無關(guān)2>、Ｔ觸發(fā)器的特性方程是——。A> B> C D>3>、用8級觸發(fā)器可以記憶——種不同的狀態(tài)。 A>8 B>16 C>128 D>2564>、存在約束條件的觸發(fā)器是——。 A>基本RS觸發(fā)器 B>D鎖存器 C>JK觸發(fā)器 D>D觸發(fā)器5>、構(gòu)成模值為256的二進制計數(shù)器,需要——級觸發(fā)器。 A>2 B>128 C>8 D>256三、判斷題：判斷下列說法是否正確,正確的打"√",錯誤的打"Χ"。<10>1>、1001個"1”連續(xù)異或的結(jié)果是1。< > 2>、已知邏輯A＋B＝A＋C,則B＝C。< >3>、已知邏輯AB＝AC,則B＝C。< > 4>、函數(shù)F連續(xù)取100次對偶,F不變。< >5>、正"與非"門也就是負"或非"門。< >四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式<10><1>、<2>、,給定約束條件為：AB＋CD＝0證明下列邏輯恒等式<方法不限><15><1>、<2>、<3>、六、試畫出用3線－—8線譯碼器74ＬS138和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯電路圖。<74ＬS138：輸入A2、A1、A0；輸出…><15>七、分析如下時序電路的邏輯功能,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖。<20>八、試敘述施密特觸發(fā)器的工作特點及主要用途。<10>數(shù)字電子技術(shù)試卷<09>數(shù)制轉(zhuǎn)換<10>：1、<1．01011111>2＝< >16＝< >10 2、<10．00>16＝< >2＝< >10 3、<0．39>10＝< >2＝< >164、<＋00110B>原碼＝< >反碼=< >補碼 5、<－1101B>原碼＝< >反碼=< >補碼二、選擇填空題<15>1>、同步計數(shù)器是指——的計數(shù)器。A>由同類型的觸發(fā)器構(gòu)成。 B>各觸發(fā)器時鐘端連在一起,統(tǒng)一由系統(tǒng)時鐘控制。C>可用前級的輸出做后級觸發(fā)器的時鐘。 D>可用后級的輸出做前級觸發(fā)器的時鐘。2>、已知Q3Q2Q1Q0是同步十進制計數(shù)器的觸發(fā)器輸出,若以Q3做進位,則其周期和正脈沖寬度是——。A>10、1 B>10、2 C>10、4 D>10、83>、若四位同步二進制計數(shù)器當前的狀態(tài)是0111,下一個輸入時鐘脈沖后,其內(nèi)容變?yōu)椤?。A>0111 B>0110 C>1000 D>00114>、若四位二進制加法計數(shù)器正常工作時,由0000狀態(tài)開始計數(shù),則經(jīng)過43個輸入計數(shù)脈沖后,計數(shù)器的狀態(tài)應是——。A>0011 B>1011 C>1101 D>10105>、在下列功能表示方法中,不適合用于時序邏輯電路功能表示方法的是——。A>狀態(tài)轉(zhuǎn)換圖 B>特性方程 C>卡諾圖 D>數(shù)理方程三、用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式<10><1>、<2>、四、用卡諾圖化簡法將下列邏輯函數(shù)化為最簡與或形式<10><1>、<2>、Y<A,B,C>=Σ<m0,m1,m2,m4>,給定約束條件為：m3＋m5＋m6＋m7＝0五、證明下列邏輯恒等式<方法不限><10><1>、<2>、X010001／111／10110／010／01010／011／01101／100／1六、試用四位并行加法器74LS283設計一個加/減運算電路。當控制信號M＝0時它將兩個輸入的四位二進制數(shù)相加,而M＝1時它將兩個輸入的四位二進制數(shù)相減。允許附加必要的門電路。<74LS283：輸入變量A<A3A2A七、對某同步時序電路,已知狀態(tài)表如下表所示,若電路的初始狀態(tài)Q1Q0＝00,輸入信號波形如圖所示,試畫出Q1、Q0的波形<設觸發(fā)器響應于負跳變><15>。CPＸ八、在圖所示的權(quán)電阻網(wǎng)絡D/A轉(zhuǎn)換器中,若取VＲEF＝5V,試求當輸入數(shù)字量為d3d2d1d0=0101時輸出電壓的大小<1