數字電子時鐘設計數字電子時鐘設計數字電子時鐘設計設計目的及任務要求用中、小規(guī)模集成電路設計一臺能顯示日、時、分、秒的數字電子鐘，要求如下：由晶振電路產生1Hz標準秒信號。秒、分為00?59六十進制計數器。時為00?23二十四進制計數器。周顯示從1?日為七進制計數器。可手動校時：能分別進行秒、分、時、日的校時。只要將開關置于手動位置，可分別對秒、分、時、日進行手動脈沖輸入調整或連續(xù)脈沖輸入的校正。整點報時。整點報時電路要求在每個整點前嗚叫五次低音(500Hz),整點時再嗚叫一次高音(1000Hz)。元器件直流穩(wěn)壓電源集成電路塊：CD4060、74LS7400、74LS192、74LS248及門電路晶振：32768Hz電容：100卩F/16V、22pF、3?22pF之間電阻：200Q、10KQ、22MQ電位器：2.2KQ或4.7KQ數顯：共陰顯示器LC5011-11開關：單次按鍵三極管：8050喇叭：1W/4,8Q七、電路設計

數字電子鐘是一種用數字顯示秒、分、時、日的計時裝置， 數字電子鐘的電路組成方框圖如圖1所示。圖1數字電子鐘框圖由圖1可見，數字電子鐘由以下幾部分組成：石英晶體振蕩器和分頻器組成的秒脈沖發(fā)生器；校時電路；六十進制秒、分計數器，二十四進制（或十二進制）計時計數器；秒、分、時的譯碼顯示部分等。參考電路

00SL47WR日1日87k亠爲qko^^kt00SL47WR日1日87k亠爲qko^^kt2.分析1.秒脈沖發(fā)生器的設計脈沖發(fā)生器是數字鐘的核心部分，它的精度和穩(wěn)定度決定了數字鐘的質量，本設計選用晶體振蕩器發(fā)出的脈沖經過整形、分頻獲得1Hz的秒脈沖。如晶振為32768Hz,通過15次二分頻后可獲得1Hz的脈沖輸出，電路圖如圖2所示。

—1 1-X-10CD4060Q14R3>C11DQT2M11IQ9—1274LS74A1Hz圖2秒脈沖發(fā)生器計數器譯碼顯示部分秒、分、時、日分別為60、60、24、7進制計數器、秒、分均為60進制，即顯示00?59,它們的個位為十進制，十位為六進制。時為二十四進制計數器，顯示為00?23,個位仍為十進制，而十位為三進制，但當十進位計到2,而個位計到4時清零，就為二十四進制了。計數器部分計數器采用74LS192四位十進制計數器，譯碼顯示部分所有計數器的譯碼顯示均采用BCD—七段譯碼器，顯示器采用共陰或共陽的顯示器。Q4Q3Q2Q1顯示1000日000110010200113010040101501106表1.1狀態(tài)表校時電路在剛剛開機接通電源時，由于日、時、分、秒為任意值，所以，需要進行調整。置開關在手動位置，分別對時、分、秒、日進行單獨計數，計數脈沖由單次脈沖或連續(xù)脈沖輸入。99數字電子時鐘設計4.整點報時電路當時計數器在每次計到整點前六秒時，需要報時，這可用譯碼電路來解決。即當分為59時，則秒在計數計到54時，輸出一延時高電平去打開低音與門，使報時聲按500Hz頻率嗚叫5聲，直至秒計數器計到58時,結束這高電平脈沖;當秒計數到59時,則去驅動高音1KHz頻率輸出而鳴叫1聲。圖4參考電路四、