第4單元時序邏輯電路第一部分任務(wù)導(dǎo)入?邏輯電路按其性能可分為組合邏輯電路與時序邏輯電路。?前者電路在第2單元已經(jīng)做過介紹，這一單元介紹時序邏輯電路，觸發(fā)器就是一種最簡單的時序邏輯電路。?時序邏輯電路廣泛應(yīng)用于各個領(lǐng)域。第二部分相關(guān)知識

時序邏輯電路的組成及特點4.1寄存器4.2數(shù)字計數(shù)器基本知識4.3同步計數(shù)器4.4異步計數(shù)器4.5數(shù)字計數(shù)/脈沖分配器4017集成電路4.64.1時序邏輯電路的組成及特點

4.1.1時序邏輯電路的組成?時序邏輯電路主要由存儲電路（觸發(fā)器）和組合邏輯電路（門電路）兩個部分組成，其組成方框圖如圖4-4所示。圖4-4時序邏輯電路組成方框圖?必須說明的是：并不是任何一個時序邏輯電路都具有如圖4-4所示的完整電路形式；或沒有組合邏輯電路部分，或沒有輸入變量。?但只要具備時序邏輯電路的基本特點，仍屬于該類電路的范疇。4.1.2時序邏輯電路的類型1．同步時序邏輯電路?在同步時序邏輯電路中，所有觸發(fā)器的時鐘脈沖信號輸入端連在一起，在同一個時鐘脈沖（CP）信號的作用下，滿足翻轉(zhuǎn)條件的觸發(fā)器的狀態(tài)同步翻轉(zhuǎn)，即觸發(fā)器狀態(tài)的更新和時鐘脈沖（CP）信號同步。2．異步時序邏輯電路?在異步時序邏輯電路中，時鐘脈沖信號只能觸發(fā)部分觸發(fā)器，其余觸發(fā)器由電路內(nèi)部信號觸發(fā)。?因此，具備翻轉(zhuǎn)條件的觸發(fā)器的狀態(tài)翻轉(zhuǎn)有先后順序，并不都與時鐘脈沖（CP）信號同步。4.1.3時序邏輯電路的特點?由時序邏輯電路組合方框圖可知，時序邏輯電路在某時刻的輸出，不僅由輸入決定，還與電路的歷史狀態(tài)有關(guān)。?因此，時序邏輯電路含有具有記憶功能的元器件，即含有能存儲信息的元器件。?一般時序邏輯電路由邏輯門電路和具有記憶功能的觸發(fā)器組成。?常見的時序邏輯電路有寄存器、計數(shù)器等。4.2寄存器

4.2.1基本寄存器?圖4-5是由4個D觸發(fā)器構(gòu)成的基本寄存器邏輯電路，每個觸發(fā)器的CP端并聯(lián)起來作為控制端。?需要存儲的數(shù)碼加到觸發(fā)器的D輸入端。圖4-5由D觸發(fā)器構(gòu)成的基本寄存器電路1．基本寄存器特點

（1）CP=0?當CP=0時，觸發(fā)器保持原狀態(tài)不變，即Qn+1=Qn

（2）CP=1?當CP=1（上升沿）時，觸發(fā)器的狀態(tài)為D輸入端的狀態(tài)，即

Qn+1=D

由此可見，D觸發(fā)器只在CP=1（上升沿）時，才會接收和存儲數(shù)碼。?另外，由于4個觸發(fā)器的端也并聯(lián)在一起。?因此，如果在端加上負脈沖，就可將全部觸發(fā)器均置為0態(tài)，通常將這一過程稱為清零，也叫置0端。2．工作原理4.2.2普通移位寄存器1．移位寄存器適用場合?移位寄存器是數(shù)字系統(tǒng)中的一個重要部件應(yīng)用很廣泛。?例如，在串行運算中，需要用移位寄存器把二進制數(shù)的數(shù)據(jù)一位一位依次送入全加器進行運算。?運算的結(jié)果又一位一位依次存入移位寄存器中。?在有些數(shù)字裝置中，要將并行傳送的數(shù)據(jù)轉(zhuǎn)換成串行傳送或者將串行傳送的數(shù)據(jù)轉(zhuǎn)換成并行傳送，要完成這些轉(zhuǎn)換也需要使用移位寄存器。2．移位寄存器電路特征（1）由相同寄存單元組成?移位寄存器是由相同的寄存單元組成的。?一般來說，寄存單元的個數(shù)就是移位寄存器的位數(shù)。?為了完成不同的移位功能，每個寄存單元的輸出與其相鄰的下一個寄存單元輸入之間的連接方式也不同。（2）公用時鐘

?所有寄存單元公用一個時鐘。?在公共時鐘作用下，各個寄存單元的工作是同步的。?每輸入一個時鐘脈沖，寄存器的數(shù)據(jù)就順序向左或向右移動一位，寄存單元一般是主從結(jié)構(gòu)的觸發(fā)器。3．移位寄存器的類型?CMOS移位寄存器屬于中規(guī)模集成電路，通?？砂磾?shù)據(jù)傳輸方式的不同進行分類。?從數(shù)據(jù)輸入方式看，移位寄存器有串行輸入和并行輸入之分。?串行輸入就是在時鐘脈沖作用下，把要輸入的數(shù)據(jù)從一個輸入端依次一位一位地送入寄存器。?并行輸入就是把要輸入的數(shù)據(jù)從幾個輸入端同時送入寄存器。?在CMOS移位寄存器中，有的種類只具有一種輸入方式，例如，只具有串行輸入方式，但也有些種類同時兼有并行和串行兩種輸入方式。?串行輸入的數(shù)據(jù)加到第一個寄存單元的輸入端，在時鐘脈沖的作用下輸入，數(shù)據(jù)傳送速度較慢。?并行輸入的數(shù)據(jù)一般由寄存單元的R、S端送入，傳送速度較快。?串行輸入的移位寄存器從移位方向上分類又有左移和右移之分。?右移是指數(shù)據(jù)由左邊最低位輸入，依次由右邊的最高位輸出。?同樣道理，在左移時，右邊的第一位為最低位，最左邊的一位則為最高位。?數(shù)據(jù)由低位的右邊輸入，由高位的左邊輸出。?從輸出方式看，又有串行和并行之分。?串行輸出就是在時鐘脈沖作用下，寄存器最后一位輸出端依次一位一位輸出寄存器內(nèi)的數(shù)據(jù)；并行輸出則是寄存器的每個寄存單元均有輸出。?CMOS移位寄存器有些種類只有一種輸出方式，例如串行輸出。?但也有些種類兼有兩種輸出方式。?實際上并行輸出方式也必然具有串行輸出方式的功能。4．移位寄存器工作原理4.3數(shù)字計數(shù)器基本知識

4.3.1計數(shù)器的工作特點1．基本計數(shù)單元?圖4-8是一個最簡單的基本計數(shù)單元電路。?由圖可見，該電路是將J與K端同時接高電平（J=K=1）所以JK觸發(fā)器實際上已轉(zhuǎn)換成了觸發(fā)器。圖4-8最簡單的基本計數(shù)單元電路?

觸發(fā)器的工作特點是每來一個計數(shù)脈沖，電路就翻轉(zhuǎn)一次，并由一個穩(wěn)態(tài)翻轉(zhuǎn)到另一個穩(wěn)態(tài)。?可見它具有記憶特性，是一種基本計數(shù)單元。2．基本計數(shù)單元的記數(shù)方法?由于二進制數(shù)只有0和1兩個數(shù)碼，而觸發(fā)器具有0和1兩種狀態(tài)，把兩者對應(yīng)起來可看出，觸發(fā)器的上述工作過程恰好符合二進制數(shù)據(jù)遞增1的計數(shù)規(guī)則。?假設(shè)觸發(fā)器的初態(tài)為0，來1個計數(shù)脈沖，其狀態(tài)相當于0+1得1，再來一個計數(shù)脈沖，其狀態(tài)相當于1＋1得0并向高位進1（即逢二進位）。?進位的特征就是計滿歸0，狀態(tài)復(fù)原，同時在Q端輸出一個負階躍信號。?由此可見，由一個觸發(fā)器構(gòu)成的計數(shù)電路可以表示一位二進制數(shù)，也就是說只能記兩個脈沖數(shù)。?不難推想。?若由n個觸發(fā)器構(gòu)成計數(shù)電路總共有2n個狀態(tài)，因此可以記2n個脈沖數(shù)。4.3.2計數(shù)電路的類型1．按計數(shù)長度不同分類（1）二進制計數(shù)器?以二進制數(shù)運算規(guī)則的方式進行計數(shù)的電路稱為二進制計數(shù)器。?例如上面介紹的由觸發(fā)器構(gòu)成的基本計數(shù)單元就是一位二進制計數(shù)器。?一般來說，如果用n表示二進制代碼的位數(shù)（也就是相對應(yīng)的觸發(fā)器個數(shù)），用N表示有效狀態(tài)數(shù)（即編碼時已經(jīng)使用J的代碼狀態(tài)數(shù)）在二進制計數(shù)器中則有：

N=2n

通常將N稱為計數(shù)器計數(shù)長度或計數(shù)器的容量，有時也叫做計數(shù)器的模。（2）十進制計數(shù)器?以十進制數(shù)運算規(guī)則的方式進行計數(shù)的電路稱為十進制計數(shù)器。（3）任意進制計數(shù)器?除了二進制計數(shù)器和十進制計數(shù)器以外的其他進制的計數(shù)器統(tǒng)稱為任意進制計數(shù)器，如八進制計數(shù)器、十六進制計數(shù)器等。2．按進位方式分類（1）異步計數(shù)器?異步計數(shù)器是指各級計數(shù)器單元的時鐘是不同步的，高位計數(shù)單元的時鐘是由比它低一位的計數(shù)單元的輸出來提供的，只有低位計數(shù)單元翻轉(zhuǎn)以后，高位計數(shù)單元才有翻轉(zhuǎn)的可能。?因此，這類計數(shù)器又叫做串行計數(shù)器、行波計數(shù)器或計數(shù)器。?這種計數(shù)器的優(yōu)點是電路簡單，要求時鐘脈沖（CP）的驅(qū)動功率較小，但計數(shù)速率低，過渡干擾脈沖大。（2）同步計數(shù)器

?同步計數(shù)器是指計數(shù)單元的時鐘是同步的，即都是由同一脈沖源提供的。?因此各觸發(fā)器狀態(tài)的更新是同步進行的。?這種計數(shù)器的優(yōu)點是計數(shù)速率高，過渡干擾脈沖小，但是電路一般比較復(fù)雜，要求時鐘脈沖（CP）的功率較大。3．按數(shù)碼的增減分類（1）加法計數(shù)器?加法計數(shù)器是指隨計數(shù)脈沖信號的不斷輸入，電路逐一進行遞增計數(shù)的電路。（2）減法計數(shù)器

?減法計數(shù)器是指隨計數(shù)脈沖信號的不斷輸入，電路進行遞減計數(shù)的電路。（3）可逆計數(shù)器

?可逆計數(shù)器是指在加/減計數(shù)控制信號的作用下，既可以進行遞增計數(shù)又可以進行遞減計數(shù)的電路，也稱為加/減計數(shù)器。4．其他類型的計數(shù)器（1）預(yù)置數(shù)功能?預(yù)置數(shù)功能是指計數(shù)器的數(shù)碼可設(shè)置到預(yù)先確定的某個值。?預(yù)置數(shù)通常都是并行輸入的，這是一項只有同步計數(shù)器才具有的重要功能。（2）可編程功能

?可編程功能是指計數(shù)周期的長度是由加到預(yù)置輸入端上的值來決定的。?改變預(yù)置輸入端上的值，就可得到不同的計數(shù)周期長度。?一般來說，可編程計數(shù)器都是指減計數(shù)器，當計數(shù)器的內(nèi)容一旦變?yōu)?時，預(yù)置控制端就將預(yù)置端上的數(shù)據(jù)并行送入計數(shù)器。4.3.3計數(shù)器邏輯功能表示方法

?計數(shù)器的種類雖然很多，但它們的組成和工作原理差別不大。?在一般情況下，輸入計數(shù)脈沖用作操作信號，電路次態(tài)和輸出都可以看作是現(xiàn)態(tài)的函數(shù)，而且電路的現(xiàn)態(tài)和次態(tài)是用構(gòu)成該電路的各個觸發(fā)器的現(xiàn)態(tài)和次態(tài)來表示的。?描述計數(shù)器的邏輯功能，既可以用方程式（包括輸出方程、驅(qū)動方程和狀態(tài)方程）也可以用狀態(tài)表、狀態(tài)圖、卡諾圖和邏輯圖。?由于這6種表示方式本質(zhì)上是相通的，可以相互轉(zhuǎn)換，由此可以根據(jù)已知的邏輯圖求出電路的狀態(tài)圖或時序圖，也可以根據(jù)已知的狀態(tài)圖或時序圖畫出電路的邏輯圖。4.3.4計數(shù)時序的基本概念?在時序系統(tǒng)中，計數(shù)時序是一種最簡單的周期時序。?它的狀態(tài)轉(zhuǎn)移表現(xiàn)出十分明顯的規(guī)律性，即總是周而復(fù)始地進行循環(huán)操作，而且是單向的，這就可以利用各種不同的狀態(tài)代表自然數(shù)，用狀態(tài)的轉(zhuǎn)移來模擬數(shù)值的遞增或遞減，達到計數(shù)的目的。?計數(shù)器的狀態(tài)轉(zhuǎn)移圖如圖4-9所示。?系統(tǒng)運行時總是從某個起始狀態(tài)出發(fā)，依次經(jīng)過所有狀態(tài)后完成一次循環(huán)。圖4-9計數(shù)器的狀態(tài)轉(zhuǎn)移圖?通常將一次循環(huán)所包括的狀態(tài)數(shù)，稱為計數(shù)器的進位基數(shù)或計數(shù)器的“?！?，如模q計數(shù)器要求有8個狀態(tài)。?計數(shù)器常用的狀態(tài)編碼為二進制編碼和BCD編碼兩種。?在一般情況下，計數(shù)器的設(shè)計是在給定編碼的情況下進行的，所以在這種情況下，也就不需要考慮狀態(tài)分配問題了。4.3.5計數(shù)器的構(gòu)成?計數(shù)器是由具有記憶作用的觸發(fā)器和相應(yīng)的組合控制邏輯構(gòu)成的。?其中，組合控制邏輯為各個觸發(fā)器提供所需要的激勵函數(shù)。?觸發(fā)器的位數(shù)n可由計數(shù)器的模數(shù)M來確定。?它由以下不等式給出，即

2n-1＜M≤2n

?依據(jù)給定的模數(shù)M，總可以找到一個滿足上述不等式的觸發(fā)器位數(shù)n（n為正整數(shù)）。?例如，若要記8個脈沖數(shù)，則應(yīng)選3個觸發(fā)器。?但是，3個觸發(fā)器構(gòu)成計數(shù)器可以有不同的連接方法，而連接方法不同，構(gòu)成的計數(shù)器種類亦不同。?計數(shù)器中使用的觸發(fā)器多為邊沿觸發(fā)器。?這類觸發(fā)器的基本特性就是有兩個穩(wěn)定狀態(tài)，在外來觸發(fā)信號的作用下，電路可以從一個穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個穩(wěn)定狀態(tài)；在沒有觸發(fā)信號時，電路保持原來的穩(wěn)定狀態(tài)不變，即觸發(fā)器的記憶特性。?計數(shù)電路正是利用了觸發(fā)器的記憶特性，因此用觸發(fā)器可以構(gòu)成各種型式的計數(shù)器。4.4同步計數(shù)器4.4.1同步計數(shù)器邏輯功能分析方法1．分析步驟（1）寫出各類方程式（組）?根據(jù)所給的邏輯圖，寫出的各類方程式（組）包括以下方程：①驅(qū)動方程：也就是寫出存儲電路中各觸發(fā)器輸入信號的邏輯表達式。②狀態(tài)方程：將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程中，以得到該觸發(fā)器的狀態(tài)方程。?計數(shù)器邏輯電路的狀態(tài)方程由各觸發(fā)器的次態(tài)邏輯表達式組成。③輸出方程：計數(shù)器電路輸出信號的邏輯表達式，通常為各觸發(fā)器現(xiàn)態(tài)的函數(shù)。（2）列狀態(tài)轉(zhuǎn)換真值表?狀態(tài)轉(zhuǎn)換真值表是反映計數(shù)邏輯電路的輸出Z(t)，現(xiàn)態(tài)Y（tn）、次態(tài)Y（tn+1），輸入X(tn)之間取值對應(yīng)關(guān)系的一種表格。?將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程，求出相應(yīng)的次態(tài)和輸出，就可以得到狀態(tài)轉(zhuǎn)換真值表。?如現(xiàn)態(tài)的初始值已經(jīng)給定，則從給定值開始推導(dǎo)。?否則可假定一個現(xiàn)態(tài)初始值，依次進行推導(dǎo)。（3）畫狀態(tài)轉(zhuǎn)換圖

?狀態(tài)轉(zhuǎn)換圖是電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖，可根據(jù)狀態(tài)轉(zhuǎn)換真值表來畫。（4）檢查電路自啟動能力

?自啟動能力是電路由于某種原因（如誤操作）進入無效狀態(tài)后，在CP的脈沖信號作用下，回到有效狀態(tài)的能力。（5）畫出電路時序圖?電路時序圖是在時鐘脈沖（CP）信號和輸入信號作用下，電路輸出及各觸發(fā)器狀態(tài)變化的波形圖。

?它用圖形的形式形象描述了輸入輸出信號與電路狀態(tài)在時間上的對應(yīng)關(guān)系。（6）分析邏輯功能?根據(jù)以上分析，就可以說明、確定所給電路的邏輯功能。提示：?在上述分析邏輯功能過程中獲得相應(yīng)的方程以后，電路的邏輯功能已經(jīng)全面地表示出來。

?但為了從不同側(cè)面突出電路特點，并能使獲得的結(jié)果形象直觀，往往將它轉(zhuǎn)換成圖表的形式，在描述電路功能方面，效果是一樣的，應(yīng)根據(jù)具體問題進行取舍。4.4.2一位二進制同步計數(shù)器?由一個觸發(fā)器構(gòu)成的計數(shù)器被稱為一位二進制同步計數(shù)器或稱為二分頻器。?如果觸發(fā)器初始時處于0狀態(tài)，則加入一個脈沖以后，觸發(fā)器變?yōu)?狀態(tài)，再加入第二個脈沖，觸發(fā)器又變?yōu)?狀態(tài)，同時輸出一個進位信號。?用一只T′型觸發(fā)器就可實現(xiàn)上述功能。?T′型觸發(fā)器可由主從結(jié)構(gòu)JK型觸發(fā)器及D型觸發(fā)器轉(zhuǎn)換而得，如圖4-13（a）、（b）所示。?圖4-13（c）為其狀態(tài)轉(zhuǎn)換圖。圖4-13由JK與D型觸發(fā)器構(gòu)成的一位二進制計數(shù)電路?圖4-13電路為輸出端Q的波形頻率為輸入脈沖信號的CP頻率的1/2，如圖4-14所示。?Q的狀態(tài)可表示二進制數(shù)的最低位，相當于20·Q。圖4-14二分頻器的時序波形圖4.4.3二位二進制同步加法計數(shù)器?二位二進制計數(shù)器也稱為四進制計數(shù)器或叫四分頻器。?二位二進制計數(shù)器有4個狀態(tài)，4個計數(shù)脈沖作用后完成一個計數(shù)周期。?圖4-15是由JK型觸發(fā)器構(gòu)成的二位二進制同步加法計數(shù)器。圖4-15由JK型觸發(fā)器構(gòu)成的二位二進制同步加法計數(shù)器1．列驅(qū)動方程?根據(jù)圖4-15（a）電路可列出其驅(qū)動方程為2．列狀態(tài)方程?根據(jù)驅(qū)動方程可得到各個觸發(fā)器的狀態(tài)方程為3．列狀態(tài)轉(zhuǎn)換表和轉(zhuǎn)換圖?根據(jù)狀態(tài)方程可做出狀態(tài)轉(zhuǎn)換表見表4-2。?轉(zhuǎn)換圖如圖4-15（b）所示。?由該圖即可看出，觸發(fā)器在脈沖信號的作用下可按以下規(guī)律變化，即

00→01→10→11→00→…?順便說明的是，同步計數(shù)是指計數(shù)脈沖同時加到兩個觸發(fā)器的時鐘CP端，兩個觸發(fā)器翻轉(zhuǎn)都與CP同步，輸出信號為Q1與Q0。4.4.4三位二進制同步加法計數(shù)器?圖4-16（a）是由三位JK型觸發(fā)器組成的三位二進制同步加法計數(shù)器邏輯圖。?在該電路中，第一、第二級電路組成與上述二位二進制同步加法計數(shù)器完全相同，但是又加了一級計數(shù)器，故也稱該電路為八進制計數(shù)器或稱為八分頻器。1．列狀態(tài)方程?根據(jù)圖4-16（a）電路可得到其狀態(tài)方程為圖4-16三位二進制同步加法計數(shù)器邏輯圖和狀態(tài)轉(zhuǎn)換圖2．畫狀態(tài)轉(zhuǎn)換圖

?由上述的狀態(tài)方程，就可畫出狀態(tài)轉(zhuǎn)換圖如圖4-16（b）所示。?計數(shù)過程經(jīng)過8個狀態(tài)以遞增的方式計數(shù)。?Q2的波形頻率是計數(shù)脈沖的CP頻率的1/8。4.4.5四位二進制同步加法計數(shù)器?圖4-17是由JK型觸發(fā)器構(gòu)成的四位二進制同步加法計數(shù)器電路。?該電路與以上介紹的同步加法計數(shù)電路類似，故分析方法基本相同。圖4-17四位二進制同步加法計數(shù)電路1．列驅(qū)動方程?根據(jù)圖4-17電路可得其驅(qū)動方程為2．求狀態(tài)方程?將驅(qū)動方程代入JK觸發(fā)器的特性方程為?即可得到圖4-17電路的狀態(tài)方程為輸出方程為

C0=Q0Q1Q2Q3?圖4-17電路根據(jù)上述的狀態(tài)方程進一步還可列出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖、時序圖，讀者可自行分析。?對于圖4-17電路來說，當給其輸入第16個計數(shù)脈沖的CP信號后，電路返回到初始狀態(tài)（即0000狀態(tài)），同時其C0輸出端將輸出一個進位信號，故該電路是一種十六進制計數(shù)器。4.4.62n進制同步加法計數(shù)器

?當n=1、2、3、4時，就是上述4種計數(shù)器。?

n為觸發(fā)器的位數(shù)。①n=1，則有J=K=1，如圖4-13（a）所示。②n=2，則有J0=K0=1，如圖4-15（a）所示。③n=3，則有J0=K0=1，J1=K1=Q1，J2=K2=Q0·Q1，如圖4-16（a）所示。?由它們的驅(qū)動方程可推理得到2n進制同步加法計數(shù)器的驅(qū)動方程為?同步計數(shù)器的計數(shù)速率比異步計數(shù)器高。?同時，由于各個觸發(fā)器的狀態(tài)同時受CP脈沖源的控制，故它們的狀態(tài)幾乎是同時改變的。?這在譯碼顯示時，不易產(chǎn)生差錯。4.4.7二進制同步減法計數(shù)器

?要實現(xiàn)四位二進制減法計數(shù)，必須在輸入第一個減法計數(shù)脈沖時，電路狀態(tài)由0000變?yōu)?111。?因此，如將圖4-17所示的二進制加法計數(shù)器的輸出由Q端改為端以后，便可組成同步二進制減法計數(shù)器。4.4.8同步二進制計數(shù)器的級間連接方式?同步二進制計數(shù)器級間連接就是各個觸發(fā)器間某一級觸發(fā)器輸出端與下一級觸發(fā)器輸入端的連接問題。?常見的主要有串聯(lián)和并聯(lián)兩種方式。1．串聯(lián)方式?不論位數(shù)多少，只用一種與門即可傳輸進位信號，但延遲時間隨觸發(fā)器級數(shù)的增加而增加，故計數(shù)器工作速率低。2．并聯(lián)方式

?并聯(lián)方式實質(zhì)為并行進位，雖可提高計數(shù)速率，但要求與門有較多的輸入端，當位數(shù)較多時，將會遇到困難，且計數(shù)器開始工作時，觸發(fā)器負載較重。4.5異步計數(shù)器

4.5.1異步計數(shù)器邏輯功能分析方法1．分析步驟（1）寫出方程式?包括一些時鐘方程、輸出方程、驅(qū)動方程，求狀態(tài)方程。（2）列狀態(tài)表?設(shè)定現(xiàn)態(tài)，計算次態(tài)和輸出，整理計算結(jié)果列狀態(tài)表。（3）畫狀態(tài)圖或時序圖

?根據(jù)狀態(tài)表，把狀態(tài)表轉(zhuǎn)換成狀態(tài)圖或時序圖。4.5.2三位異步二進制加法計數(shù)器?在異步計數(shù)器中，一部分觸發(fā)器的時鐘脈沖使用計數(shù)的輸入脈沖，而另一部分觸發(fā)器使用的時鐘脈沖是由其他觸發(fā)器的輸出提供的。?從二進制邏輯加法的規(guī)則0+1＝1，1+1＝0并向高位進位（即逢2進1）可知，二進制加法計數(shù)器必須滿足這些規(guī)則。?如果將某些雙穩(wěn)態(tài)觸發(fā)器做適當?shù)倪B接，便可構(gòu)成計數(shù)型（T型）觸發(fā)器，如圖4-21所示。?圖4-21（a）和圖4-21（b）分別表示主從JK觸發(fā)器和維持阻塞D觸發(fā)器用作計數(shù)型觸發(fā)器時的連接方法。?所有的CP端均用作計數(shù)輸入端。圖4-21由雙穩(wěn)態(tài)觸發(fā)器構(gòu)成計數(shù)型（T型）觸發(fā)器的邏輯圖1．由維持阻塞D觸發(fā)器構(gòu)成的三位二進制異步加法計數(shù)器（1）電路組成?圖4-22是由維持阻塞D觸發(fā)器構(gòu)成的三位二進制異步加法計數(shù)器電路，有8種穩(wěn)定狀態(tài)，可以計8個二進制數(shù)。?其狀態(tài)轉(zhuǎn)換表如表4-4所示。圖4-22D觸發(fā)器構(gòu)成的三位二進制異步加法計數(shù)器電路2．由JK型觸發(fā)器構(gòu)成的三位異步二進制加法計數(shù)器

（1）電路組成?圖4-24（a）是由3個JK型觸發(fā)器構(gòu)成的三位異步二進制加法計數(shù)器的邏輯圖。圖4-24由JK型觸發(fā)器構(gòu)成的三位異步二進制加法計數(shù)器邏輯圖及波形圖?從圖中看出，其特點是前級觸發(fā)器的輸出可作為下一個觸發(fā)器的時鐘信號，而輸入CP信號只作為第一個觸發(fā)器的時鐘信號。?圖4-24（b）是該計數(shù)器的時序波形圖。4.5.3異步四位二進制加法計數(shù)器1．由JK型觸發(fā)器構(gòu)成的異步四位二進制加法計數(shù)器?由4個觸發(fā)器構(gòu)成的異步四位二進制加法計數(shù)器如圖4-25所示。?假設(shè)觸發(fā)器均由脈沖下降沿觸發(fā)，則開始時將所有的觸發(fā)器都置0。圖4-25由4個觸發(fā)器構(gòu)成的異步四位二進制加法計數(shù)器（1）第1個計數(shù)脈沖?當輸入的第1個計數(shù)脈沖下降沿到來時，觸發(fā)器F1的輸出由0變?yōu)?，即它的Q1端輸出一個上升脈沖，該上升脈沖并不影響F2的狀態(tài)，于是計數(shù)器的狀態(tài)由0000變?yōu)?001。（2）第2個計數(shù)脈沖?當?shù)?個計數(shù)脈沖下降沿到來時，F(xiàn)1由1變?yōu)?，Q1端輸出一個下降脈沖，并加到觸發(fā)器F2的輸出端CP，使F2翻轉(zhuǎn)一次，輸出由0變?yōu)?，因此計數(shù)器狀態(tài)變?yōu)?010。（3）第3個計數(shù)脈沖?當?shù)?個計數(shù)脈沖下降沿到來時，F(xiàn)1又由0變?yōu)?，Q1的輸出又使F2翻轉(zhuǎn)，這時計數(shù)器狀態(tài)變?yōu)?011。（4）第4個計數(shù)脈沖?當?shù)?個計數(shù)脈沖下降沿到來時，F(xiàn)1由1變?yōu)?，F(xiàn)2翻轉(zhuǎn)由1變?yōu)?，Q2也輸出下降脈沖，使F3翻轉(zhuǎn)，這時計數(shù)器狀態(tài)變?yōu)?100。?按上述同樣的方法繼續(xù)下去，則可以發(fā)現(xiàn)：F1在每個計數(shù)脈沖下降沿時都要翻轉(zhuǎn)一次，F(xiàn)2是在F1由1變?yōu)?（即有進位）時才翻轉(zhuǎn)一次，F(xiàn)3是在F2有進位時翻轉(zhuǎn)，F(xiàn)4又是在F3有進位時才翻轉(zhuǎn)。?由此可見，只要不斷地輸入連續(xù)的計數(shù)脈沖，則各觸發(fā)器將按二進制計數(shù)規(guī)則進行計數(shù)，并向前進位。?四位異步二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換表如表4-5所示。?各觸發(fā)器的波形如圖4-26所示。圖4-26四位異步二進制加法計數(shù)器波形圖?由圖4-26中的波形可以看出，脈沖周期每經(jīng)過一級觸發(fā)器就增加一倍，也即頻率降低為原來的1/2。?因此，一位二進制計數(shù)器也是二分頻器。?若觸發(fā)器共有n級，則最后一級觸發(fā)器所輸出的脈沖頻率就降低為輸入最初脈沖頻率的1/2n，故計數(shù)器又可用來做分頻器。2．由D觸發(fā)器組成的異步四位二進制加法計數(shù)器

?由D觸發(fā)器組成的異步四位二進制加法計數(shù)器電路如圖4-27所示。圖4-27由D觸發(fā)器組成的異步四位二進制加法計數(shù)器電路圖?該圖的狀態(tài)轉(zhuǎn)換表（未畫出）與表4-5僅是脈沖觸發(fā)方式不同，其電路與圖4-25相比有些區(qū)別。?其進位信號是由端引出的，因JK型觸發(fā)器是在CP后沿翻轉(zhuǎn)而D觸發(fā)器是在CP前沿翻轉(zhuǎn)所致。?圖4-28是其波形圖。圖4-28由D觸發(fā)器組成的異步四位二進制加法計數(shù)器波形圖?圖4-26所示電路的工作原理作為練習(xí)供讀者自行進行分析。4.5.4異步四位二進制減法計數(shù)器1．減法計數(shù)器運算法則?每當送入一個計數(shù)脈沖，遞減計數(shù)器就實現(xiàn)一次減1的功能。?二進制減法運算的法則是：1-1=0，0-1=1，同時向高位借1。?因此，遞減計數(shù)器應(yīng)滿足：每減1，最低位觸發(fā)器就翻轉(zhuǎn)一次，當觸發(fā)器由0變?yōu)?時，同時會送出一個借位信號。2．減法與加法異步四位二進制計數(shù)器間的區(qū)別

?圖4-29是由JK型觸發(fā)器組成的異步四位二進制減法計數(shù)器。?圖4-30是其波形圖。圖4-29由JK型觸發(fā)器組成的異步四位二進制減法計數(shù)器圖?它與加法計數(shù)器的區(qū)別是：低位觸發(fā)器的端與高位的CP端相連，當觸發(fā)器由0變?yōu)?時，其端由1變?yōu)?，而輸出的負脈沖恰好作為借位信號，使高位觸發(fā)器翻轉(zhuǎn)，以實現(xiàn)借位。?圖4-30為其波形圖，狀態(tài)轉(zhuǎn)換表如表4-6所示。圖4-30由JK型觸發(fā)器組成的異步四位二進制減法計數(shù)器波形圖?在計數(shù)前可使各觸發(fā)器全置1，也可以全置0，每送入一個CP脈沖都可以實現(xiàn)減1，直到輸入第16個脈沖后計數(shù)器又恢復(fù)到1111或0000，在第17個脈沖到來時，又開始新的計數(shù)周期。?從加法計數(shù)器和減法計數(shù)器的電路圖4-25與圖4-29可以看出，如果合理選擇CP輸入端的連接方式，就可得到既能進行加法計數(shù)又能進行減法計數(shù)的計數(shù)器。4.6數(shù)字計數(shù)/脈沖分配器4017集成電路

4.6.1計數(shù)器4017電路特點①具有計數(shù)、譯碼雙重功能。②具有3個輸入端，清零端Cr（或R），當在其上加高電平或正脈沖時，只有對應(yīng)于“0”狀態(tài)（低電壓）的Q0（或Y0）端為高電平。?時鐘輸入端CP（或CL）和，CP用于上升沿計數(shù)，用于下降沿計數(shù)，設(shè)置兩個時鐘輸入，級聯(lián)時比較方便。③所具有的10個譯碼輸出端，每個輸出端的狀態(tài)與輸入計數(shù)器的時鐘脈沖的個數(shù)相對應(yīng)。?例如輸入4個時鐘脈沖，如果計數(shù)器是從0開始計數(shù)，則此時譯碼輸出端Q4（或Y4）應(yīng)為高電平，其余輸出端均為低電平。?

Qco是進位輸出端，每輸入10個時鐘脈沖，就得到一個進位脈沖，此脈沖可作為下一級計數(shù)器的時鐘信號。?隨著時鐘脈沖信號的輸入，Q0～Q9（或Y0～Y9）就依次出現(xiàn)高電平，利用這一特性，可組成許多新穎有趣的電路，如環(huán)形彩燈、時序分配、分頻器等。

4.6.2計數(shù)器4017電路類型?計數(shù)器4017主要有CMOS一類，但有CMOS4000系列和CMOS54/74H系列之分，兩大系列產(chǎn)品的最大區(qū)別是工作電源電壓相差較大。4.6.3計數(shù)器4017電路的同類產(chǎn)品?由于計數(shù)器4017電路的實用性，各電子器件的主要生產(chǎn)廠家相續(xù)生產(chǎn)了各自的4017產(chǎn)品（不同的前綴表示不同的生產(chǎn)廠家）。?這些產(chǎn)品較常見的型號如下。1．CMOS4000系列

?CMOS4000系列的4017產(chǎn)品最多，常見型號有CD4017、CD4017B、CC4017、CC4017C、MN4017、TP4017、SCL4017、TC4017、CH4017、5G85B、C187、C217、C157、K176HE8（前蘇聯(lián)型號）、HFC4017、HFC4017BP、MC14017等。2．CMOS74H系列

?CMOS74H系列的4017產(chǎn)品常見型號有：74HC4017、CC74HC4017、CC74HCT4017等。4.6.4數(shù)字計數(shù)器4017的封裝與引腳功能?數(shù)字計數(shù)器4017采用雙列16腳封裝。?其引腳排列方式如圖4-31所示。圖4-31數(shù)字計數(shù)器4017引腳排列方式?數(shù)字計算器4017引腳功能如表4-7中所示。?由于生產(chǎn)廠家的不同，對4017引腳字母代號也不一樣，使用中應(yīng)注意不同字母的同一含義，以便于正確識別引腳功能。4.6.5數(shù)字計數(shù)器4017的主要參數(shù)?為了正確合理使用4017數(shù)字計數(shù)器，必須了解它的基本特性。?表4-8列出了4017的主要電參數(shù)，供使用時參考。?由于4017為CMOS結(jié)構(gòu)，靜態(tài)耗電僅幾個μA，根本無須加設(shè)電源開關(guān)。?CMOS4000系列的CD4017工作電壓為3～18V，而54/74HCMOS系列的74HC4017工作電壓最低可達2V（工作電壓范圍為2～6V），因此用其制作紅外編碼發(fā)射器只需兩節(jié)5號電池供電，可以不設(shè)電源開關(guān)。4.6.6數(shù)字計數(shù)器4017電路的應(yīng)用說明?計數(shù)器4017電路在各種場合應(yīng)用相當廣泛，其中很多電路都是在基本應(yīng)用電路的基礎(chǔ)上加以改進、擴展、變型以后得到的。?計數(shù)器4017電路構(gòu)成的常見基本電路有十進制計數(shù)、數(shù)碼顯示電路，十進制除法電路，可預(yù)置計數(shù)自動停止電路，多級十進制除法電路，彩燈循環(huán)、追逐電路，10～17時序發(fā)生器，十擋互鎖觸摸開關(guān)，調(diào)光、調(diào)速、選臺、音量遙控器，可編程玩具控制電路，多音發(fā)生電路，單穩(wěn)態(tài)電路，雙穩(wěn)態(tài)電路，無穩(wěn)態(tài)電路等。4.6.7數(shù)字計數(shù)器4017構(gòu)成的倒計數(shù)電路?圖4-32是由CH4017構(gòu)成的倒計數(shù)電路。?該電路是一種基本應(yīng)用方式，經(jīng)適當?shù)呐渲没驍U展，可以有多種用途，如在CH4017的計數(shù)脈沖輸入端14腳設(shè)置按鍵，可以設(shè)定計數(shù)的起始位置，采用多級連接CH4017后，可以實現(xiàn)多位倒計數(shù)顯示及報警和功能控制等。圖4-32由CH4017構(gòu)成的倒計數(shù)電路1．電路組成?圖4-32所示電路主要由IC1～IC4為核心構(gòu)成。?其中：IC1、IC2的型號均為CH4017；IC3的型號為CC4081B，是一塊2輸入四與門電路，電路中僅使用了2只與門電路IC3-1與IC3-2；IC4的型號為CC4011B，是一塊2輸入四與非門電路，電路中僅使用了一只與非門；IC5的型號為CC4013B，是一塊雙D觸發(fā)器，電路中僅使用了一只D觸發(fā)器。2．工作原理?圖4-32電路是由計數(shù)分配電路與計數(shù)脈沖輸入限制電路兩部分組合而成。（1）計數(shù)分配電路?計數(shù)分配電路由IC1、IC2為核心構(gòu)成。?在計數(shù)脈沖的作用下，實現(xiàn)倒計數(shù)。（2）計數(shù)脈沖輸入限制電路?計數(shù)脈沖輸入限制電路由IC3～IC5等組成。?IC4的兩個輸入端1、2腳與IC1、IC2的Y0（3腳）相連，當Y0端均為高電平時，IC4的3腳輸出低電平使IC3-2與門不能使計數(shù)顯示變化。?在IC2的Y9端為高電平，再輸入一個計數(shù)脈沖，則Y0變?yōu)楦唠娖?，其QCO端（12腳）輸出一個進位脈沖加到IC5的3腳，使其1腳變?yōu)楦唠娖剑@樣，再輸入一個脈沖信號時，IC2的Y1端變?yōu)楦唠娖?，因IC5的1腳為高電平，故脈沖可以通過IC3-1與門加到IC1的14腳，使IC1的輸出電平變化（顯示的數(shù)字減?。瑫rIC5觸發(fā)器復(fù)位，其輸出端Q（1腳）保持低電平。4.6.8數(shù)字計數(shù)器4017構(gòu)成的十七進制計數(shù)電路

?圖4-33是由CH4017構(gòu)成的十七進制計數(shù)電路。?該電路共有1～17共17個輸出端，適用于需要10路以上輸出的計數(shù)脈沖分配器電路中。圖4-33由CH4017構(gòu)成的十七進制計數(shù)電路1．電路組成?圖4-33所示電路主要由IC1～IC3為核心構(gòu)成。?其中，IC1與IC2的型號均為CH4017；IC3的型號為CC4066，是一塊四雙向模擬開關(guān)，電路中僅使用了其中的一只模擬開關(guān)。?從圖中可看出，IC3電子開關(guān)的控制端13腳與IC1的11與11腳直接相連受IC1輸出信號的控制，而IC2的14腳為計數(shù)脈沖輸入端，該腳與IC3的2腳直接相連接，受IC3狀態(tài)的控制。?也就是說，只有當IC3受控其1與2腳內(nèi)的電子開關(guān)接通后，IC4才會有計數(shù)脈沖輸入。4.6.9數(shù)字計數(shù)器4017構(gòu)成的0～999計數(shù)電路

?圖4-34是由CC4017B構(gòu)成的電子計數(shù)電路。?該計數(shù)器的最大計數(shù)范圍為0～999，適用于繞線機等需要進行自動計數(shù)的場合。圖4-34由CC4017B構(gòu)成的電子計數(shù)電路?如果計數(shù)范圍不夠，也可按照圖中的方法增加計數(shù)集成電路。?對于電動繞線機，還應(yīng)加裝如圖4-35所示的自動停止裝置，將與門的3個輸入端分別接在各計數(shù)位計數(shù)集成電路的相應(yīng)輸出端上。圖4-35電動繞線機增加的自動停止裝置?當線繞到預(yù)定圈數(shù)時，與門輸出的高電平就會控制晶閘管VS1導(dǎo)通而使KA得電工作，其吸合后會使繞線電動機斷電停止運轉(zhuǎn)。1．供電電路

?T1、VD2～VD5、C1、C2、IC1共構(gòu)成計數(shù)控制電路的直流電壓產(chǎn)生電路。?220V交流電壓經(jīng)T1電源變壓器變壓從其次級輸出約15V的交流低壓。?該電壓經(jīng)VD2～VD5橋式整流、C1電容濾波，得到的不穩(wěn)定直流電壓，再經(jīng)IC1三端集成穩(wěn)壓電路穩(wěn)壓為12V后輸出。2．紅外發(fā)射與接收管

?LED30為高靈敏的紅外線發(fā)射管，與VD1紅外線接收二極管配合使用，兩者分別安裝在兩個位置上，如一個安裝在繞線機的轉(zhuǎn)軸上；另一個固定在繞線機體上，當繞線機的轉(zhuǎn)軸轉(zhuǎn)一圈時，正好遮擋紅外線一次，由此就可得到一次計數(shù)的信號。?VD1是一只高靈敏度紅外接收二極管，與LED30配套使用，型號不限，兩者構(gòu)成計數(shù)觸發(fā)裝置，當繞線機等每轉(zhuǎn)一圈，VD1就可接收到LED30送來的紅外光信號一次，并將該光信號轉(zhuǎn)換為電壓信號（通過電阻R2）后，由C4電容耦合加到IC1的14腳，由IC1計數(shù)一次。3．計數(shù)電路?IC1為個位計數(shù)電路，受其14腳輸入脈沖的觸發(fā)進行計數(shù)，一旦IC1計數(shù)達到10后，其12腳就會輸出進位脈沖，去驅(qū)動IC2計數(shù)。?IC2是十位計數(shù)電路，受其14腳輸入脈沖的觸發(fā)進行計數(shù)，一旦IC2計數(shù)達到100后，IC2也會從其12腳輸出進位脈沖驅(qū)動IC3計數(shù)。?IC3是百位計數(shù)電路，受其14腳輸入脈沖的觸發(fā)進行計數(shù)。?這樣就可根據(jù)LED發(fā)光的情況直接讀出所計的數(shù)。4．計數(shù)供電控制?SA2為控制計數(shù)器供電的開關(guān)，當按下該開關(guān)時，就可將IC1輸出的12V電壓提供給計數(shù)電路，每次讀數(shù)完成后，按一下該開關(guān)可使計數(shù)電路復(fù)位。4.6.10數(shù)字計數(shù)器4017B構(gòu)成的24分頻計數(shù)電路

?圖4-36是由HFC4017BP構(gòu)成的具有分頻提醒的24分頻電路。圖4-36由HFC4017BP構(gòu)成的具有分頻提醒的24分頻電路?這是一種基本電路，當將其SA1開關(guān)換成干簧管與永久小磁鐵配成的開關(guān)，則可組成磁控式24分頻報警電路；如將SA1改成電子開關(guān)，則可組成自動控制式分頻電路；如將SA1開關(guān)與語音集成電路IC4的內(nèi)容配合起來，可組成報時、報警、迎賓等電子產(chǎn)品。1．電路組成

?圖4-36所示的電路主要由IC1～IC4、SA1、VT1～VT3、VD1～VD18、BL為核心構(gòu)成。?其中，IC1～IC3的型號均為HFC4017BP；IC4是一塊語音集成電路，可根據(jù)實際使用要求選用