02-數(shù)電實(shí)驗(yàn)報(bào)告_第1頁
02-數(shù)電實(shí)驗(yàn)報(bào)告_第2頁
02-數(shù)電實(shí)驗(yàn)報(bào)告_第3頁
02-數(shù)電實(shí)驗(yàn)報(bào)告_第4頁
02-數(shù)電實(shí)驗(yàn)報(bào)告_第5頁
已閱讀5頁，還剩3頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

02-數(shù)電實(shí)驗(yàn)報(bào)告LtDPAGEPAGE4數(shù)字電子技術(shù)實(shí)驗(yàn)報(bào)告（二）學(xué)院：大數(shù)據(jù)與信息工程學(xué)院 專業(yè)：電子信息科學(xué)與技術(shù) 班級：姓名學(xué)號實(shí)驗(yàn)組實(shí)驗(yàn)時間2015年4月22日實(shí)驗(yàn)項(xiàng)目名稱組合邏輯電路Ⅰ（半加器、全加器）實(shí)驗(yàn)?zāi)康?.掌握組合邏輯電路的功能測試。2.驗(yàn)證半加器和全加器的邏輯功能。3.學(xué)會二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)儀器及材料1、實(shí)驗(yàn)儀器設(shè)備：雙蹤示波器、數(shù)字萬用表、數(shù)字電路實(shí)驗(yàn)箱2器件74LS00二輸入端四與非門3片74LS86二輸入端四異或門1片74LS54四組輸入與或非門1片B0011輸出端Y0110Z0001Y=ABZ=A*B3.全加器組合電路的邏輯功能測試4.用異或門、與或非門、與非門組成的全加器電路的邏輯功能測試全加器電路可以用兩個半加器和兩個與門一個或門組成。在實(shí)驗(yàn)中，常用一片雙異或門、一片與或非門和一片與非門來實(shí)現(xiàn)。畫出用異或門、與或非門和非門實(shí)現(xiàn)全加器的邏輯電路圖，寫出邏輯表達(dá)式。S=ABCC=B*C+A*C+A*B（2）找出異或門、與或非門和與非門器件按自己設(shè)計(jì)畫出的電路圖接線，注意：接線時與或非門中不用的與門輸入端應(yīng)該接地。（3）當(dāng)輸入端A1B1C1-1為下列情況時，測量S1和C1的邏輯狀態(tài)并填入表2.5。A1B1C1-1C1S1000

001001100011101000101011101011011111表2.5輸入端A100001111B100110011C1-101010101輸出端S100111100C100010111實(shí)驗(yàn)總結(jié)（回答實(shí)驗(yàn)最后的問題）1.總結(jié)全加器卡諾圖的分析方法;根據(jù)全加器的真值表畫出全加器卡諾圖，根據(jù)卡諾圖化簡邏輯表達(dá)式。2.試驗(yàn)中出現(xiàn)的問題和解決的辦法：試驗(yàn)中缺少與門，和其他同學(xué)討論才明白，74

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論