1第五章 IC有源元件與工藝流程5.1概述5.2 雙極性硅工藝5.3HBT工藝5.4 MESFET和HEMT工藝5.5MOS工藝和相關(guān)的VLSI工藝5.6PMOS工藝5.7 NMOS工藝5.8CMOS工藝5.9BiCMOS工藝2第五章 IC有源元件與工藝流程

5.1概述表5.13IC特別是邏輯IC的類型包括：以雙極型硅為基礎(chǔ)的ECL技術(shù)，PMOS技術(shù)，NMOS技術(shù)，CMOS技術(shù)，雙極型硅或鍺異質(zhì)結(jié)晶體管加CMOS的BiCMOS技術(shù)和GaAs技術(shù)。目前，占統(tǒng)治地位的是CMOS技術(shù)。單純采用雙極型硅的ECL技術(shù)僅在一定場合得到應(yīng)用，但以硅/鍺異質(zhì)結(jié)晶體管（HBT）為元件的ECL電路和BiCMOS電路則異軍突起，在高頻、高速和大規(guī)模集成方面都展現(xiàn)出優(yōu)勢。4各種工藝的兩個重要特性是速度和功耗。人們追求的目標(biāo)是高速和低功耗。速度是用門延遲來表示，門延遲越小表示速度越高。所以工藝開發(fā)和電路設(shè)計的目標(biāo)，即高速低功耗就變成向左下角靠近（圖5.1）。GaAs潛在速度最高，而CMOS功耗最小。5圖5.1幾種IC工藝速度功耗區(qū)位圖65.2

雙極性硅工藝

典型的雙極性硅工藝：NPN三極管圖5.2典型的剖面圖雙極性硅工藝優(yōu)點(diǎn)：高速度、高跨導(dǎo)、低噪聲、閾值容易控制。雙極性硅的應(yīng)用：低噪聲高靈敏度放大器、微分電路、復(fù)接器、振蕩器等。7典型的雙極集成電路工藝襯底制備→

一次氧化→隱埋層光刻→隱埋層擴(kuò)散→外延淀積→熱氧化→隔離光刻—隔離擴(kuò)散→再氧化→基區(qū)光刻→基區(qū)擴(kuò)散→再分布及氧化→發(fā)射區(qū)光刻→（背面摻金）→發(fā)射區(qū)擴(kuò)散→再分布及氧化→接觸孔光刻→鋁淀積→反刻鋁→鋁合金→淀積鈍化層→壓焊塊光刻→中測8圖5.2（a）繪制了典型的雙極型硅晶體管的剖面圖。這樣的晶體管用5張掩膜就可以加工：1、襯底選擇選用P型襯底，為提高隔離結(jié)的擊穿電壓同時也不使外延層在后續(xù)工藝中下推太多，sub選為10.cm，晶向為（111）。92、一次光刻與N+隱埋層擴(kuò)散雜質(zhì)選擇原則：雜質(zhì)固溶度大，以使集電極串聯(lián)電阻降低；高溫時在硅中的擴(kuò)散系數(shù)要小，以減小外延時埋層雜質(zhì)上推到外延層的距離；與硅襯底的晶格匹配好，以減小應(yīng)力。最理想的隱埋層雜質(zhì)為As。N+隱埋層擴(kuò)散10

3、外延層淀積

設(shè)計參數(shù)包括外延層厚度Tepi

和epi

。為了使Cjs、CjC

小，擊穿電壓BVCBO高，以及在以后的熱處理過程中外延層下推的距離小，epi應(yīng)選得高一些；為了使集電極串聯(lián)電阻rCS小及飽和電壓VCES

小，又希望epi低一些。這兩者是矛盾的，需加以折衷。對于TTL電路來說，電源電壓VCC=5V，所以對BVCBO的要求不高，但對rCS、VCES的要求高，所以可選epi0.2.cm，相應(yīng)的厚度也較小，Tepi=3~7m；對于模擬電路而言，主要考慮工作電壓，工作電壓越高，epi也應(yīng)選得越高，相應(yīng)Tepi也較大，一般模擬電路的外延層電阻率epi=0.5~5.cm，，厚度Tepi為7~17m。11外延層淀積124.第二次光刻與P+隔離擴(kuò)散

在硅襯底上形成孤立的外延層島，實現(xiàn)各元件間的電絕緣。第二次光刻與P+隔離擴(kuò)散13PN結(jié)隔離和二氧化硅隔離的比較；隔離方法隔離電容（um2）隔離擊穿電壓（v)隔離漏電流（uA)其它特點(diǎn)PN結(jié)隔離3×10-4uF60~80幾muA便于大量生產(chǎn)，不耐輻射二氧化硅隔離3×10-5uF>200幾u(yù)uA隔離工藝復(fù)雜，耐輻射，抗干擾性強(qiáng)145.第三次光刻與P型基區(qū)擴(kuò)散

（此次光刻決定NPN管的基區(qū)以及基區(qū)擴(kuò)散電阻的圖形）。第三次光刻與P型基區(qū)擴(kuò)散156.第四次光刻與N+發(fā)射區(qū)擴(kuò)散包括集電極接觸孔光刻與N+擴(kuò)散，以減小歐姆接觸電阻。第四次光刻與N+發(fā)射區(qū)擴(kuò)散167、第五次光刻—引線接觸孔光刻引線接觸孔光刻

17典型雙極型硅晶體管的缺點(diǎn)：1.由于b-e結(jié)與基極接觸孔之間的Ｐ型區(qū)域形成較大的基區(qū)體電阻。2.集電極接觸孔下Ｎ區(qū)域?qū)е螺^大的集電極串聯(lián)電阻。3.因PN結(jié)隔離因而形成較大的集電極寄生電容。185.2

雙極性硅工藝（續(xù)）先進(jìn)的雙極性硅工藝：NPN三極管圖5.219高性能晶體管的特點(diǎn)：1.Ｐ+型多晶硅層用于基極的接觸和連接。2.Ｎ+型多晶硅層用于發(fā)射極的接觸。3.由于使用了多晶硅層，形成基極和發(fā)射極區(qū)域時采用了自對準(zhǔn)工藝。4.基極的P+低歐姆區(qū)域的形成減少了體電阻。5.重?fù)诫s掩埋層用作集電極低歐姆連接，在此之上，一層薄外延層連接于內(nèi)部集電極，這樣可允許大電流通過。6.在掩埋層和集電極金屬之間形成N+摻雜區(qū)域，從而減小集電極串聯(lián)電阻。7.氧化區(qū)取代PN結(jié)形成器件的隔離，寄生電容大大減小。8.器件隔離區(qū)域下形成Ｐ型擴(kuò)散區(qū)，防止了寄生MOS效應(yīng)。20雙極型晶體管的最高速度取決于通過基區(qū)到集電極耗盡層的少數(shù)載流子的傳輸速度、主要器件電容例如基區(qū)擴(kuò)散電容和基區(qū)－集電極耗盡層電容以及寄生電容充放電的電流大小?；鶇^(qū)寬度小于100nm時，傳輸時間小于10ps。超高頻硅雙極型晶體管的截止頻率fT高于40GHz。215.3旺HB胞T工藝(自學(xué))由于Si基的NPN型BJT和GaAs基同質(zhì)結(jié)BJT在fT和fmax并不具印有滿意跡的性能積。傳輸頻犯率fT代表正副向增益疑能力。最大振蕩巖頻率fmax反映晶級體管的混反饋效股應(yīng)。兩者均是秤在線性狀宇態(tài)下定義輩與測量的釣，因此適磁用于高頻淹模擬線性答電路的分域析。而對于數(shù)時字信號，責(zé)大多數(shù)晶容體管都工擁作在非線棒性狀態(tài)，犁電路的速谷度和邏輯王電壓擺動位ＶO不僅決定怠于跨導(dǎo)gm和反饋村效應(yīng)的野頻率特噸性，也花決定于gm的絕對茅值，開宏關(guān)電流ISW，時間茶常數(shù)гL，負(fù)載電海阻RL，電容CL。這些藝參數(shù)之丘間有以持下的關(guān)盾系：ＶO<ISWRLgmгL對于確次定的gm、ＶO和RL，ISW隨гL的減小而開增大。增聰大ISW，也就增吼大功耗。隊因此，希銹望開發(fā)的銷高速晶體嘆管是增加蔽跨導(dǎo)的絕鋤對值和提慘高其頻率劃特性。22GaA進(jìn)S基同質(zhì)扎結(jié)BJT中，GaAs材料空穴剃的遷移率up（約為250c菠m2/(v搬.s)煙)低于硅昂的up（約為600盼cm2/(V.牢s))。這樣前踐者基極的縫電阻就越監(jiān)高，那么鮮電子從發(fā)勤射極通過踏基區(qū)到集邊電極的傳醋輸時間就警越長。但高性能露的AlG起aAs/拘GaA睛s異質(zhì)結(jié)帽結(jié)構(gòu)克臺服了上抱述缺點(diǎn)墊使得制恥造HBT成為可嘗能。典倍型的Al儀GaA悉s/齡GaA路sH堂BT剖面圖葬如圖5.3（a)。HBT有源層采光用MBE或MOV留PE外延技類術(shù)制作墾在半絕旺緣體GaA虜s襯底上報。23(a)啄(b材)圖5.3擔(dān)Ga次As苗HBT的剖面堅圖(a)和能帶結(jié)蕩構(gòu)(b)24工藝流創(chuàng)程：1.重?fù)诫s的賓Ｎ+GaA索s層作為掩戴埋集電極花（ＢＣ）迫。2.在上部彼生成一簽輕摻雜窮的Ｎ-層作為皺內(nèi)集電莊區(qū)，從找而減小域基極與珍集電極撓的電容存，提高缺擊穿電后壓。3.再向上箏，一層欣非常薄弓的（<100嫩nm)Ｐ摻雜GaA脹s被用作基斷區(qū)。4.生成Ｎ摻亦雜AlGaA歌s層作為HBT的發(fā)射激區(qū)。5.在進(jìn)一暗步形成漿元件和域電路的桿工藝步工驟中，藥基極、擇發(fā)射極掉、集電既極由一看系列的室金屬層海形成，咐光刻膠建涂覆、頸光刻、訂刻蝕等波工序的窗形成。注：元暗件之間粥的隔離駐則由臺施階蝕刻裂和離子徐注入形乞成。25AlGaAS盲/Ga彈AsH戴BT特點(diǎn)：1.由于N--AlGaAs發(fā)射區(qū)寬探帶隙（如過圖5.3（b))，基區(qū)的浮空穴很難盡注入發(fā)射亭區(qū)。由空物穴遷移引撇起的基極左電流變小墾，發(fā)射極當(dāng)?shù)淖⑷胄нb應(yīng)變高。2.Ｐ+型的GaA霉s基區(qū)摻雜嫂程度可在聞不降低電摩流增益的皂情況下大劇幅度提高殼。同時基舅區(qū)摻雜濃泡度大幅度動提高允許武生成很薄輝的基區(qū)電舍阻，這樣黎就可形成條很低的гｔ，得到麻很高的fT和fmax。26其它異質(zhì)晌結(jié)構(gòu)：GaIn墳P/G歲aAs縫HBT材料系溉統(tǒng)易于現(xiàn)制造，諷且由于△Ｅv/厲△Ec比值高而鉤便于能帶障調(diào)整。2.InP基的HBT在采用InP巨/I胃nGa瞧As異質(zhì)結(jié)制辮作，因為InG靠aAs于InP晶格更匹袍配。InP唐/I角nGa喂AS電子遷移住率更高，銹開啟電壓熱更低，因裕此速度更山高，功耗母更低，性琴能優(yōu)于GaA藍(lán)sHB世T，特別才適合用墾于實現(xiàn)逮光纖通眾信超高馬速ＩC。3.III誤/V化合物構(gòu)虎成的HBT的fT和fmax已超過150G榆Hz和200G甲Hz，寬帶放黃大器的增妻益在大于40G墨Hz的頻帶內(nèi)鉤高于16dB。由HBT構(gòu)成的靜賊態(tài)分頻器鋸工作頻率御高于50GH卻z。HBT激光驅(qū)動狀器工作速川率高于20G保b/s，Ｄ觸妙發(fā)區(qū)工饒作速率殺為40Gb報/s。274.Si/S平iGe材料系藥統(tǒng)HBT工藝也振取得了皂進(jìn)步。Si/S鉛iGe更HBT特點(diǎn)：1.Ｐ+摻雜的SiGe用作基區(qū)蹲，合成的SiGe層帶隙小輸于初始的Si襯底、淺掩埋的暗集電區(qū)理和覆蓋圣的發(fā)射謹(jǐn)區(qū)，大班體上每此增加10％的Ge原子，般帶隙減功小75me刊V。這樣英的異質(zhì)殺結(jié)在導(dǎo)兼帶處產(chǎn)除生一個組低的勢疑壘，但瓶在價帶寬出產(chǎn)生之一個高霉的勢壘滔，△Eg都可用作輩為價帶側(cè)黑的能帶差仁。2.Si女/SiG嘩eHB滅T比Si贊HBT具有更高曾的速度，持但生產(chǎn)成乘本基本保蹦持不變。駛重要的是Si/S幼iGe舊HBT可與先階進(jìn)的CMO遵S工藝相正結(jié)合，既形成SiGe的BiCM壓OS。迄今為據(jù)止，fT>10鏡0GH冶z的SiG喘eH姐BT已成功實謠現(xiàn)，已經(jīng)肅開發(fā)出包薦含fmax＝60GH懇zSi鏡GeH刃BT和0.25得umC系MOS器件的SiG球e的BiCM嗎OS工藝。另：HBT就有很強(qiáng)智的電流驅(qū)團(tuán)動能力，診因此，這餐種工藝對萬于模擬信表號的功率沙放大和門錯陣列邏輯酸輸出緩沖刻電路設(shè)計婚具有重大骨意義。285.4MESF繪ET和HEM師T工藝(自學(xué))GaAs工藝：MES走FET圖5.4眨GaAs毫MES據(jù)FET的基本器摔件結(jié)構(gòu)29MESF憑ET的制作鞭與特點(diǎn)六：外延一比層N型GaAs薄層作為團(tuán)有源層。處（LPE，VPE，MBE，離子傘注入法巧）外延過端程中，Ga、As連同其斬它選定幣的雜質(zhì)歪原子沉釣積在半祖導(dǎo)體GaAs晶圓表瞇面，產(chǎn)匙生類似燭于GaA毀s襯底的晶償體結(jié)構(gòu)。敢外延層的薦厚度約為0.5麻um，施主枕濃度約剩為1.5學(xué)×1017cm-3。在離子眉注入過銅程中，迫摻雜劑沫直接注棵入半絕泰緣體GaA雷s襯底中，趣離子能量部及工藝時禁間決定了棍深度和施蜜主濃度。有源層丹上面兩質(zhì)側(cè)的金獨(dú)屬層通珍常是金添鍺合金榮，通過允沉積形蜘成，與晃有源層面形成源翼極和漏自極的歐新姆接觸劈燕。這兩土個接觸牛區(qū)之間掩定義出餓有源器悅件，即MESF米ET的電流庸溝道。MES瞎FET通常有語對稱的顛源漏結(jié)融構(gòu)。溝道中奮間區(qū)域枕上的金債屬通常估是金或倘合金，精與有源恰層形成鄙柵極的搏肖特基渣接觸。30MESF葉ET的類型發(fā)：根據(jù)零余偏壓情疼況下溝奇道夾斷朱的情況榮，可形白成兩種謎類型的MES播FET：增強(qiáng)裙型和耗竹盡型。增強(qiáng)型：經(jīng)由于內(nèi)在凝電勢形成銷的耗盡區(qū)近延伸到有突源區(qū)的下蘭邊界，溝勢道在零偏蛾壓情況下躍是斷開的耗盡型：李耗盡區(qū)只產(chǎn)延伸到有覺源區(qū)的某撇一深度，濕溝道在零烈偏壓情況港下是開啟莊的。31MES溫FET的柵極敘作用：搜控制MES坦FET的性能漂，當(dāng)柵泳極上加齒上電壓員，內(nèi)部歸的電勢條就會增猜強(qiáng)或減浪弱，從編而控制釘溝道深繡度和流吸通的電看流。由督于控制僅主要作運(yùn)用于柵門極下面革的區(qū)域樂，所以參，柵長童，即柵候極金屬脆層從源勺極到漏鐘極方向榴上的尺啞寸，是MESF夏ET的重要參美數(shù)。常規(guī)情勞況下，士柵長越若短，器背件的速練度越快迷。柵長哄為0.2u薄m的MESF徒ET的截止頻拆率約為50ＧHz。迄今為舞止，柵長學(xué)已減小到100文nm量級。32為了提高M(jìn)ESF棚ET的性能厲，就需候要改進(jìn)密有源層店的導(dǎo)電吐能力。采用贗晶InG孤aP/白InG絡(luò)aAs沉/Ga湖As結(jié)構(gòu)，其中InG鋪aAs由于高運(yùn)載流子診濃度而黎作為溝料道層，炮而InGa它P用來增加飲擊穿電壓億。由此，MESF止ET的截止頻帥率可以達(dá)由到fT＝90G驗Hz和fmax=160G城Hz。相對簡帽單和成隔熟的MESF葬ET工藝使眼得光通千信中高所速低功浩率VLSI的實現(xiàn)成附為可能。I33GaAs工藝：HEMT圖5.5簡單HEM申T的層結(jié)構(gòu)34HEM娃T的構(gòu)思：窮在Ｎ型摻關(guān)雜的GaAs層中，電酒子的漂移稿速度主要決受限于電無子與施主籮的碰撞。毛為了增加體電子的漂掌移速度，汁應(yīng)減小電市子與施主刊的碰撞機(jī)母會。這就套是說，摻臘雜濃度應(yīng)槳減小，最磚好是沒有瞞摻雜，這鍛樣完美的仰晶體結(jié)構(gòu)餐就不受到剃破壞，但伙同時希望睜在結(jié)構(gòu)中持存在大量歐可高速遷場移的電子誼。由于在六晶體結(jié)構(gòu)仇中存在著殲類似于氣黑體的大量劇可高速遷傭移電子，HEM姐T早期也勇被稱為共二維電扁子氣場局效應(yīng)管漫（TEGF召ET）。35HEM棟T結(jié)構(gòu)（圖5.5）：HEMT也屬于FET，與MESF碰ET有相似僻的結(jié)構(gòu)秧，區(qū)別情在于有穗源層。1.在半導(dǎo)體疲襯底上，你一層?。?0nm尼~100胖nm)的沒有摻多雜的AlGa嗚As層覆蓋捐在上面樸，形成憶肖特基度柵極，咐源與漏票極歐姆趁接觸。2.由于AlG俯aAs（1.74河eV）和GaAs（1.43異eV）的禁河帶不同注，在AlG陪aAs層的電師子將會恨進(jìn)入沒潮摻雜的GaA碧s層，并留腿在AlG吐aAs瞇/G戴aAs相結(jié)處附泰近，以至谷形成二維臉的電子氣嘩（2DEG）。HEM番T根據(jù)AlGa古As層的厚質(zhì)度與摻輕雜濃度響可分為測增強(qiáng)型始和耗盡弟型。相對于啄摻雜的MES弊FET層，HEMT有更強(qiáng)僻的電子熱移動能珠力。采用簡單之的HEM食T結(jié)構(gòu)，實鐵現(xiàn)的室溫俊跨導(dǎo)約為200m轉(zhuǎn)S/mm，每級邏矛輯門的延結(jié)時約為20p極s。36為了改棒善2DEG限制性江能，人熱們開發(fā)節(jié)了更為柱復(fù)雜的應(yīng)結(jié)構(gòu)（顛圖5.6）。GaAs工藝：HEM唱T工藝的三授明治結(jié)構(gòu)圖5.6動D惡PD-Q沈W-HE卡MT的層結(jié)抬構(gòu)37HEM漲T工藝的權(quán)三明治搖結(jié)構(gòu)：1.在半導(dǎo)體GaA冰s襯底上，毛形成一網(wǎng)吳絡(luò)結(jié)構(gòu)作紹為緩存層玩（選擇GaA姑s，AlGa貨As層）。2.緩存層上犁為HEM麥T的基本結(jié)三構(gòu)（包括200n停m不摻雜AlG清aAs，厚度為1.7n支m的Si-δ-摻雜GaA臥s層）。3.5線nm不摻雜們的AlG籍a(chǎn)As層作為舊第一層纏隔離，15nm不摻雜鏟的GaA迷s溝道，凈在其中喚形成二示維電子打氣。4.第二層波隔離為3.3n球m的AlGa退As層，厚綁度為僅旁為1.7輩nm的第二損層Si-δ-摻雜GaA傘s層，3.3n既m的AlG浸aAs層，6nm不摻雜GaAs。5.在基本HEM教T結(jié)構(gòu)上，珠形成增強(qiáng)況型和耗盡獸型的垂直慎結(jié)構(gòu)，包漿括第一層周抗腐蝕3nm的AlGa延As層，7.5n案m摻雜的GaA饑s層控制耗熱盡型HEM額T的閾值電壓股，3nm厚的第患二層GaAs作為耗案盡型HEMT的抗腐張蝕層，短在此上畝源極和奶漏極的搏歐姆接巾觸為30nm的重?fù)侥sGaA嗎s層。6.使用這樣污復(fù)雜的夾冷層結(jié)構(gòu)，門在室溫下淡可獲得1.8×習(xí)1012披/cm2的載流畢子密度剃和7000～8000訴cm2V-1s-2的電子觸遷移速揚(yáng)度。38Mai男nP匠ara麻met沃ers原of示th愉e0是.3mmG姓ate申Le殖ngt速hH拋EMT帶sHEM紅T-T肥ypePar形ame治ter狐sE-HE否MTD-H淘EMTVth0.05V-0.悲7VIdsma舅x200mA/蝦mm(Vgs=0陵.8V)180mA/m候m(Vgs=0V)Gm500mS/濾mm400mS/m佩mRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2旨:0吼.3m柵長HEMT的典型焰參數(shù)值39HEM糧T的進(jìn)展舒：由Si/送GeS驚i材料系統(tǒng)侮研制的HEM員T在300育K和77K溫度下，N溝道HEM貌T的跨導(dǎo)烤分別高蛙達(dá)400和800m蜜s/mm。同樣戚，P溝道HEM里T的跨導(dǎo)達(dá)漠到170和300m壘s/mm。由于在HEM譽(yù)T的有源顫層中，歸沒有施抖主與電拘子的碰陳撞，HEM垃T具有更斃高的截鍵止頻率粒，更高宅的跨導(dǎo)戚，更低燙的噪聲炕。這些違優(yōu)秀的銀性能使畜它不僅屢在毫米呈波電路建中，而棵且在光集纖通信遼的超高鼠速電路假中得到宋廣泛應(yīng)職用。40與Si三極管神相比，MES某FET和HEM染T的缺點(diǎn)為:跨導(dǎo)相幅對低;閾值電澤壓較敏魄感于有盛源層的憑垂直尺涼寸形狀冷和摻雜漢程度；驅(qū)動電痕流小由于跨導(dǎo)蹈大，在整屈個晶圓上誕，BJT的閾值刻電壓變鉛化只有淡幾毫伏愿，而MESF注ET，HEMT要高十倍歪多。415.5繞MOS工藝和歲相關(guān)的VLS掀I工藝42圖5.7免MO岡S工藝的分揪類43認(rèn)識MOSF認(rèn)ET線寬(Line覆widt爪h),特征尺寸誦(Feat涂ure綿Size舅)指什么獎？44MOS工藝的特徒征尺寸抱(Feat笛ure蓄Size壺)特征尺寸寬:最小線寬or最小柵半長圖5.8455.6助PM折OS工藝5.6洋.1早期的焦鋁柵工噴藝1970艘年前，標(biāo)交準(zhǔn)的MOS工藝是鋁促柵P溝道。圖5.946鋁柵PMOS工藝特低點(diǎn)：l鋁柵，柵浪長為20m。lN型襯底微，p溝道。l氧化層厚自1500?。l電源電流壓為-哲12V。l速度低麗，最小你門延遲輕約為8巴0100ns。l集成度低短，只能制迫作寄存器藥等中規(guī)模變集成電路議。47Al柵MOS工藝缺勒點(diǎn)制造源靠、漏極墾與制造側(cè)柵極采紙用兩次窗掩膜步鋪驟不容謝易對齊。這好井比彩色印漸刷中，各近種顏色套露印一樣，伴不容易對些齊。若對耀不齊，彩奧色圖象就傲很難看。不在MOS工藝中圣，不對尼齊的問逃題，不夫是圖案丟難看的秋問題，貢也不僅判僅是所側(cè)構(gòu)造的月晶體管選尺寸有短誤差、扎參數(shù)有駕誤差的芬問題，飾而是可音能引起全溝道中敞斷，無拍法形成蜂溝道，免無法做私好晶體繞管的問帥題。48Al柵MOS工藝的簡柵極位辨錯問題圖5.1俊0495.6.埋2鋁柵重俊疊設(shè)計柵極做嘆得長，坡同S、D重疊一柏部分圖5.1塘150鋁柵重雙疊設(shè)計冠的缺點(diǎn)lCGS、CGD都增大了偶。l加長了片柵極，予增大了朵管子尺呼寸，集壤成度降柿低。51克服Al柵MOS工藝缺點(diǎn)諷的根本方秀法將兩次MASK步驟合為致一次。讓D，S和G三個區(qū)域桃一次成形接。這種方肚法被稱為自對準(zhǔn)筆技術(shù)。525.6毀.3自對準(zhǔn)超技術(shù)與標(biāo)準(zhǔn)頂硅工藝197牢0年，存出現(xiàn)了違硅柵工早藝。多晶硅Pol鵲ysi冰lic握on，原是絕奶緣體，紐奉經(jīng)過重績擴(kuò)散，衛(wèi)增加了蠻載流子悲，可以擋變?yōu)閷?dǎo)示體，用充作電極通和電極東引線。53標(biāo)準(zhǔn)硅惜柵PMOS工藝圖5.1籌2在硅柵工鄰藝中，S，D鬧，G是一次治掩膜步榮驟形成打的。先利用狂感光膠唱保護(hù)，辟刻出柵塔極，再聯(lián)以多晶閣硅為掩滔膜，刻出S，D區(qū)域。那廚時的多晶淹硅還是絕你緣體，或鍵非良導(dǎo)體守。經(jīng)過擴(kuò)距散，雜延質(zhì)不僅鞋進(jìn)入硅勝中，形尾成了S和D，還進(jìn)入艇多晶硅壘，使它尖成為導(dǎo)進(jìn)電的柵帥極和柵筐極引線倉。54硅柵工藝沒的優(yōu)點(diǎn)：l自對準(zhǔn)的貓，它無需做重疊設(shè)計射，減小了權(quán)電容，提撥高了速度收。l無需重疊井設(shè)計，減界小了柵極失尺寸，漏博、源極尺加寸也可以沃減小，即拴減小了晶孕體管尺寸么，提高了撕速度，增印加了集成蠶度。增加了建電路的善可靠性科。555.7趟NMOS工藝由于電子穩(wěn)的遷移率e大于空晃穴的遷席移率h，即有e2.5h,因而，N溝道FET的速度耍將比P溝道FET快2.柏5倍。工那么，顆為什么MOS發(fā)展早期倦不用NMOS工藝做華集成電掩路呢？泳問題是NMOS工藝遇竿到了難床關(guān)。所應(yīng)以,死直到1現(xiàn)972會年突破因了那些輕難關(guān)以遞后,MOS工藝才覽進(jìn)入了NMO盯S時代。565.7繳.1了解NMO敲S工藝的意怪義目前CMOS工藝已在VLS謠I設(shè)計中間占有壓怖倒一切儀的優(yōu)勢興.但久了解NMOS工藝仍程具有幾常方面的境意義:CMO枝S工藝是螞在PMOS和NMOS工藝的忍基礎(chǔ)上臘發(fā)展起韻來的。從NMOS工藝開禽始討論奴對于學(xué)剪習(xí)CMOS工藝起到是循序漸進(jìn)糕的作用。NMO招S電路技術(shù)僑和設(shè)計方體法可以相在當(dāng)方便地于移植到CMO現(xiàn)SV曉LSI的設(shè)計摘。GaA耐s邏輯電路差的形式和椒眾多電路記的設(shè)計方據(jù)法與NMO星S工藝基本玩相同。575.7像.2增強(qiáng)型和順耗盡性MOSF旨ET(Enha稅ncem貨ent域mode析and匙dep坦leti貓onm眾ode蒼MOSF呢ET)FET（竹Fiel縫dEf罩fect中Tra敘nsis派itor團(tuán)）按襯底傷材料區(qū)雄分有Si,畢Ga傾As,座In瓣P(guān)按場形害成結(jié)構(gòu)奪區(qū)分有J/M抓OS/墊MES按載流子耍類型區(qū)分獻(xiàn)有P/N按溝道是形成方頸式區(qū)分押有E/D58E-/D系-NMO增S和E-P歐MOS的電路符歌號圖5.13596061E-N障MOS的結(jié)構(gòu)示償意圖(增強(qiáng)蜓型VD=0V繼,Vgs=Vsb=0V夫)圖5.14脊E-NM追OS的結(jié)構(gòu)杯示意圖62D-N超MOS的結(jié)構(gòu)躍示意圖(耗盡型VD=0V漸,Vgs=Vsb=0V集)圖5.14立D-NM嚼OS的結(jié)構(gòu)斤示意圖63E-PM榜OS的結(jié)構(gòu)示較意圖(增強(qiáng)型VD=0V麥,Vgs=Vsb=0V)圖5.14魄E-PM秘OS的結(jié)構(gòu)示臨意圖645.7券.3邀E算-NM選OS工作原極理圖Vgs>孤Vt，V礦ds=0蓬V圖5.15不同電瞎壓情況葉下E-N域MOS的溝道變撲化65E-NM揮OS工作原接理圖Vgs>姨Vt，V祝ds<V揪gs-V待t圖5.15不同電朝壓情況聽下E-N督MOS的溝道變廊化66E-N班MOS工作原理隆圖Vgs>顯Vt，V閱ds>V岔gs-V碑t圖5.15不同電夏壓情況元下E-N蝴MOS的溝道悠變化675.7.演4N朱MOS工藝流偉程圖5.16黃NM交OS工藝的基豆本流程68表5.3盤NMO厘S的掩膜贊和典型苗工藝流浸程69圖5.1索7搬NMO竹S反相器拉電路圖豎和芯片柜剖面示詞意圖705.8替CMO莖S工藝進(jìn)入80荒年代以來吼，CMOS甜IC以其近昏乎零的殼靜態(tài)功賞耗而顯積示出優(yōu)解于NMOS慘，而更適于所制造VLS只I電路，票加上工騰藝技術(shù)毫的發(fā)展柔，致使CMOS技術(shù)成胳為當(dāng)前VLSI電路中應(yīng)欣用最廣泛盒的技術(shù)。715.8藥.1孫1Poly孫-,P阱CMO灣S工藝流程圖5.1872表5.4一層多晶說硅,一層壯金屬,n型襯底CMOS的掩膜槐和典型漲工藝流序程73P阱硅柵CMO振S工藝流程在硅片上轎生長二氧羽化硅層，初然后，在蹄二氧化硅張上面涂光項刻膠，通閉過光刻確定P阱區(qū)。經(jīng)曝挽光和顯媽影之后緞，將P-雜質(zhì)注入星（或淀積補(bǔ)和擴(kuò)散）N-襯底，如柔圖（a）是注盡入P阱后硅脖片的截農(nóng)面圖。CMO觀S工藝主要率步驟：（a）確定P阱位置74（b）確定有跟源區(qū)面積去掉光刻語膠和氧化限層，再重蓬新生長一導(dǎo)層薄氧化宣層，然后恢在整個硅辨片上淀積局一層氮化砌硅，涂上怒光刻膠，偵進(jìn)行曝光闖、顯影和側(cè)腐蝕來去納掉圖形內(nèi)悠的氮化硅碼，如圖（b）。75未被氮退化硅覆石蓋的區(qū)堅域叫場取區(qū)，為渴了確保荒在各種攔互連線師下面不網(wǎng)會形成榨寄生的塵晶體管關(guān)，需要隔對場區(qū)貴注離子備。（c）生長厚均和薄的氧返化層76（d）制作畝多晶硅噸柵和互瘦連線然后，鋤在整個扒硅片上視，除了摔有氮化析硅的區(qū)忠域外（籠氮化硅勁阻止了歡氧化層顫的生長然），生稿長一層被厚的二味氧化硅伴，如圖攤（c）。在爪厚氧化蘿層（FOX抓)生成后眾，去掉魯?shù)枋埠捅⊙跻被瘜樱I再生長昂一層新憐的薄氧舉化層，拿下一步協(xié)是在整躁個硅片丑上淀積并多晶硅環(huán)。然后論光刻、月曝光、鼻顯影后丹腐蝕多鍵晶硅，艦只留下為做晶體芳管柵極滿和互連威線的多繡晶硅。愚如圖（d)所示。77到此為呼止，源鄉(xiāng)豐和漏還邊未形成翠，但它源們已被進(jìn)定域在衡沒有被走多晶硅噸和場氧奸化層覆受蓋的區(qū)練域。制鍛作Ｐ+源、漏扣區(qū)的過啦程是：塵將片子桐涂上光寒刻膠，帝把全部P溝晶體管冠的源、漏眾區(qū)和Ｐ-材料（州如P阱）和金餐屬接觸的趕區(qū)域等要絕進(jìn)行P+擴(kuò)散的區(qū)負(fù)域，經(jīng)過墻曝光、顯購影后露出哪來，進(jìn)行仍注入。光棋刻膠在注圍入時起阻叢擋作用，外同時，多喚晶硅也起駱這種作用辜。同樣的痕方法，制極作Ｎ+源、漏補(bǔ)區(qū)，如鮮圖（e）。78（f）金屬化腐和鈍化層再在硅片仗上淀積一釀新的厚氧欠化層，采強(qiáng)用以前相臨同的步驟忘將接觸孔可的位置定慌下來，腐特蝕接觸孔零的氧化層搬直到露出未硅表面為朗止，去掉育光刻膠，屈在硅片上鼠淀積金屬眾鋁，光刻糟出金屬連攔線并腐蝕蚊掉不需要請的金屬，哲為了保護(hù)葉硅片不受漏化學(xué)腐蝕粘和劃傷，門在表面上界覆蓋一層謊鈍化層。盒刻出壓焊利區(qū)（這是IC和其封茅裝之間杰的壓焊腿區(qū)域）遇。去掉邀上面的曠鈍化層沈，如圖貍（f），這是菊一個完整購電路的截場面圖。79P阱CMO騙S工藝中，PMOS和NMO拳S結(jié)構(gòu)805.8規(guī).2典型1P2Mn阱CMOS工藝主要糊步驟圖5.1981N阱CMOS的工藝流失程8283848586878889CMO戀S反相器城電路圖菊和芯片召剖面示挺意圖圖5.2穴090CMOS的主要寨優(yōu)點(diǎn)是筍集成密述度高而淺功耗低魄，工作住頻率隨貪著工藝幅技術(shù)的售改進(jìn)已械接近TTL電路，但剖驅(qū)動能力殃尚不如雙產(chǎn)極型器件惠，所以近龍來又出現(xiàn)讀了在IC內(nèi)部邏輯銀部分采用CMOS技術(shù)，油而I/O緩沖及鳥驅(qū)動部夫分使用悠雙極型必技術(shù)的扮一種稱譜為BiCM慰OS的工藝現(xiàn)技術(shù)。5.9線B捷iCM朝OS工藝91BiCM檔OS工藝的特筑點(diǎn)就是在CMO鍬S工藝的基鬧礎(chǔ)上加入止雙極性器清件的特殊撿的工序表5.592BiCM滔OS工藝下NPN晶體管宋的俯視肝圖

和煉剖面圖圖5.2恥193作業(yè)：1.描述典型旨的雙極型礎(chǔ)硅晶體管喘制作的工著藝流程和怠特點(diǎn)。2.簡述一層脹多晶一層轉(zhuǎn)金屬P阱CMO防S的工藝琴流程。9、靜夜矛四無鄰穩(wěn)，荒居汽舊業(yè)貧砌。。4月-2贊34月-凳23Tue喪sda圈y,蘿Apr畫il碌25,穩(wěn)20糧2310、雨中危黃葉樹烤，燈下圈白頭人菊。。23:甲45:宰1623:4脊5:1623:4魯54/2難5/2捏023證11艇:45火:16什PM11、以我萄獨(dú)沈久雞，愧君容相見頻偷。。4月-2恩323:4陰5:1623:4百5Apr-減2325-A佩pr-2羨312、故人戴江海別體，幾度醋隔山川步。。23:4腸5:1623:4屢5:1623:穩(wěn)45Tue齡sda猛y,借Apr居il夏25,佳20父2313、乍見參翻疑夢耀，相悲答各問年警。。4月-蛛234月-撲2323:戀45:逐1623:盡45:均16Apr秧il從25,盡20構(gòu)2314、他鄉(xiāng)斜生白發(fā)有，舊國好見青山德。。25雀四月徑202垮311:4燃5:16察下午23:紀(jì)45:庭164月-2哨315、比不了鋸得就不比題，得不到氣的就不要決。。。四月縫2311:4釘5下午4月-技2323:4暖5Apri饅l25嚴(yán),20云2316、行動糖出成果隨，工作艱出財富冊。。2023父/4/2圾523賣:45:安1623:惜45:我1625橫Apr豎il顧202診317、做前，咱能夠環(huán)視練四周；做調(diào)時，你只滔能或者最乞好沿著以導(dǎo)腳為起點(diǎn)挨的射線向技前。。11:4寫5:16循下午11:煮45分下午23:濫45:尤164月-皆239、沒有失校敗，只有螺暫時停止描成功！。4月-夢234月-愧23Tue懇sda昆y,突Apr甚il詠25,奸20賓2310、很多吐事情努駁力了未竭必有結(jié)朽果，但再是不努悲力卻什粗么改變掌也沒有感。。23:眾45:艘1623:漂45:柳1623:翅454/25友/202味311線:45: