集成電路工藝原理第七章金屬互聯(lián)本章概要引言金屬鋁金屬銅阻擋層金屬硅化物金屬淀積系統(tǒng)7.1引言

概述金屬化是芯片制造過(guò)程中在絕緣介質(zhì)薄膜上淀積金屬薄膜，通過(guò)光刻形成互連金屬線和集成電路的孔填充塞的過(guò)程。金屬線被夾在兩個(gè)絕緣介質(zhì)層中間形成電整體。高性能的微處理器用金屬線在一個(gè)芯片上連接幾千萬(wàn)個(gè)器件，隨著互連復(fù)雜性的相應(yīng)增加，預(yù)計(jì)將來(lái)每個(gè)芯片上晶體管的密度將達(dá)到10億個(gè)。由于VLSI組件密度的增加，互連電阻和寄生電容也會(huì)隨之增加，從而降低了信號(hào)的傳播速度。減小互連電阻可通過(guò)用銅取代鋁作為基本的導(dǎo)電金屬而實(shí)現(xiàn)。對(duì)于亞微米的線寬，需要低K值層間介質(zhì)（ILD）。通過(guò)降低介電常數(shù)來(lái)減少寄生電容。7.1引言

概述

特征尺寸的縮小將導(dǎo)致互連引線橫截面面積和線間距的減小，電阻、電容、電感引起的寄生效應(yīng)將會(huì)嚴(yán)重影響電路的性能，包括信號(hào)傳輸延遲的增加和信號(hào)傳輸畸變顯著，使得互連性能降低。

實(shí)際上，當(dāng)集成電路技術(shù)發(fā)展到深亞微米技術(shù)時(shí)代以后，互連已成為確定集成電路性能、封裝密度、可靠性、生產(chǎn)率和成本的重要因素之一。當(dāng)集成電路技術(shù)進(jìn)入納米技術(shù)時(shí)代時(shí)，互連將成為制約集成電路性能提高和成本下降的主要因素。需要指出的是，隨著技術(shù)的進(jìn)步和特征尺寸的縮小，互連引線間距的縮小和互連的密度的增加，所需要的互連引線的層數(shù)也增加。

7.1引言

多層金屬7.1引言

金屬化概念芯片金屬化是指應(yīng)用化學(xué)或物理處理方法在芯片上淀積導(dǎo)電金屬膜的過(guò)程。這一過(guò)程與介質(zhì)的淀積緊密相關(guān)，金屬線在IC電路中傳輸信號(hào)，介質(zhì)層則保證信號(hào)不受鄰近金屬線的影響。金屬化對(duì)不同金屬連接有專門的術(shù)語(yǔ)名稱?；ミB（interconnect）意指由導(dǎo)電材料（鋁、多晶硅或銅）制成的連線將信號(hào)傳輸?shù)叫酒牟煌糠??；ミB也被用做芯片上器件和整個(gè)封裝之間普通的金屬連接。接觸（contact）意指硅芯片內(nèi)的器件與第一層金屬之間在硅表面的連接。通孔（via）是穿過(guò)各種介質(zhì)層從某一金屬層到毗鄰的另一金屬層之間形成電通路的開(kāi)口?！疤畛浔∧ぁ笔侵赣媒饘俦∧ぬ畛渫?，以便在兩金屬層之間形成電連接。7.1引言

金屬互聯(lián)層間介質(zhì)（ILD）是絕緣材料，它分離了金屬之間的電連接。ILD一旦被淀積，便被光刻刻蝕成圖形，以便為各金屬層之間形成通路。用金屬（通常是鎢W）填充通孔，形成通孔填充薄膜。在一個(gè)芯片上有許多通孔，據(jù)估計(jì)，一個(gè)300mm2單層芯片上的通孔數(shù)達(dá)到一千億個(gè)。在一層ILD中制造通孔的工藝，在芯片上的每一層都被重復(fù)。金屬化正處在一個(gè)過(guò)渡時(shí)期，隨著銅冶金術(shù)的介入正經(jīng)歷著快速變化以取代鋁合金。這種變化源于刻蝕銅很困難，為了克服這個(gè)問(wèn)題，銅冶金術(shù)應(yīng)用雙大馬士革法處理，以形成通孔和銅互連。這種金屬化過(guò)程與傳統(tǒng)金屬化過(guò)程相反（見(jiàn)下圖）。7.1引言金屬互聯(lián)傳統(tǒng)互聯(lián)和大馬士革互聯(lián)的比較7.1引言金屬類型金屬類型

對(duì)IC工藝中的金屬材料的要求是：導(dǎo)電率：為維持電性能的完整性，必須具有高導(dǎo)電率，能夠傳導(dǎo)高電流密度。粘附性：能夠粘附下層襯底，容易與外電路實(shí)現(xiàn)電連接。與半導(dǎo)體和金屬表面連接時(shí)接觸電阻低。淀積：易于淀積并經(jīng)相對(duì)的低溫處理后具有均勻的結(jié)構(gòu)和組分(對(duì)于合金)。能夠?yàn)榇篑R士革金屬化工藝淀積具有高深寬比的間隙。7.1引言金屬類型刻印圖形/平坦化：為傳統(tǒng)鋁金屬化工藝提供具有高分辨率的光刻圖形；大馬士革金屬化易于平坦化?？煽啃裕簽榱嗽谔幚砗蛻?yīng)用過(guò)程中經(jīng)受住溫度循環(huán)變化，金屬應(yīng)相對(duì)柔軟且有較好的延展性。很好的抗腐蝕性，在層與層之間以及下層器件區(qū)具有最小的化學(xué)反應(yīng)。應(yīng)力：很好的抗機(jī)械應(yīng)力特性以便減少硅片的扭曲和材料失效，比如斷裂、空洞的形成和應(yīng)力誘導(dǎo)腐蝕。7.1引言金屬類型硅和硅片制造業(yè)中所選擇的金屬（在20℃）7.2金屬鋁概述在半導(dǎo)體制造業(yè)中，最早的互連金屬是鋁，目前在VLSI以下的工藝中仍然是最普通的互連金屬。在21世紀(jì)制造高性能IC工藝中，銅互連金屬有望取代鋁。然而，由于基本工藝中鋁互連金屬的普遍性，所以選擇鋁金屬化的背景是有益的。鋁在20℃時(shí)具有2.65μΩ-cm的低電阻率，比銅、金及銀的電阻率稍高。然而銅和銀都比較容易腐蝕，在硅和二氧化硅中有高的擴(kuò)散率，這些都阻止它們被用于半導(dǎo)體制造。另一方面，鋁能夠很容易和二氧化硅反應(yīng)，加熱形成氧化鋁（AL2O3），這促進(jìn)了氧化硅和鋁之間的附著。還有鋁容易淀積在硅片上?；谶@些原因。鋁仍然作為首先的金屬應(yīng)用于金屬化。鋁互聯(lián)7.2金屬鋁歐姆接觸歐姆接觸

任何金屬與半導(dǎo)體的接觸一般總會(huì)形成肖特基勢(shì)壘。然而，為了不致破壞器件的電氣性能，作為電極系統(tǒng)的金屬-半導(dǎo)體接觸，是不希望有整流作用和少數(shù)載流子注入效應(yīng)的。也就是說(shuō)，電極接觸應(yīng)當(dāng)盡量符合歐姆定律。電極系統(tǒng)的金屬-半導(dǎo)體接觸應(yīng)當(dāng)是歐姆接觸，這是對(duì)電極系統(tǒng)的基本要求。7.2金屬鋁歐姆接觸7.2金屬鋁硅的熔點(diǎn)為1412℃，而純鋁的熔點(diǎn)為660℃。然而，鋁和硅熔合形成的合金實(shí)際上有更低的熔點(diǎn)，實(shí)際熔點(diǎn)依據(jù)它們的組分而定，例如：鋁含量占88.7%，硅含量占11.3%的合金，其熔點(diǎn)為577℃。這個(gè)溫度被稱為最低可熔化的溫度，它是合金在特殊組分下的最低可熔化溫度。這限制了以后工藝加工的最高溫度。為了在鋁和硅之間形成接觸，加熱界面是必要的。這一過(guò)程通常在惰性氣體或還原的氫氣環(huán)境中，在450到500℃進(jìn)行。這個(gè)加熱烘烤過(guò)程也被稱為低溫退火或燒結(jié)。在硅上加熱烘烤鋁形成期望的電接觸界面，被稱為歐姆接觸。歐姆接觸有很低的電阻。歐姆接觸結(jié)構(gòu)7.2金屬鋁出現(xiàn)的問(wèn)題7.2金屬鋁結(jié)尖刺的問(wèn)題

在固態(tài)情況下，Al在Si中幾乎不溶解，而Si在Al中的溶解度則比較高。這樣，在退火過(guò)程中，就會(huì)有相當(dāng)多的Si原子溶到Al中去，同時(shí)在Si中留下空位，而Al就進(jìn)入這些空位。形成結(jié)尖刺。結(jié)尖刺有可能引起結(jié)短路，這一過(guò)程稱為結(jié)“穿通”。出現(xiàn)的問(wèn)題7.2金屬鋁結(jié)尖刺的問(wèn)題可通過(guò)在鋁中添加硅和阻擋層金屬化兩種方法解決。第一種方法是利用鋁和硅的合金而不是純鋁。如果鋁中已經(jīng)有硅，那么硅從襯底向鋁中溶解的速度將會(huì)減慢。然而硅在鋁中形成合金的量是有限的，由于硅在鋁中凝結(jié)，可能導(dǎo)致節(jié)結(jié)(小的硅高濃度區(qū)域)的形成。節(jié)結(jié)的形成，可能明顯地增加接觸電阻，并且在節(jié)結(jié)點(diǎn)的局部加熱可能引起可靠性嚴(yán)重下降。解決結(jié)尖刺問(wèn)題的主要方法是引入阻擋層金屬以抑制擴(kuò)散。出現(xiàn)的問(wèn)題7.2金屬鋁電遷移問(wèn)題

金屬化引線中的電遷移現(xiàn)象是一種在大電流密度作用下的質(zhì)量輸運(yùn)現(xiàn)象。質(zhì)量輸運(yùn)是沿電子流方向進(jìn)行的，結(jié)果在一個(gè)方向形成空洞，而在另一方向則由于鋁原子的堆積而形成小丘。簡(jiǎn)單地說(shuō)，電遷移現(xiàn)象是金屬線內(nèi)由高密度電流中的電子和原子的碰撞引起的原子的快速遷移，即導(dǎo)電電子與金屬離子間動(dòng)量交換，電子將動(dòng)量傳給金屬離子，使其由電極負(fù)端向正端運(yùn)動(dòng)。當(dāng)金屬為良導(dǎo)體、在直流電流密度比較大時(shí)，電遷移作用將是顯著的。于是金屬離子由電極負(fù)端向正端運(yùn)動(dòng)（電子流方向）。在產(chǎn)生空洞的地方會(huì)引起連線減薄，可能會(huì)引起斷路。而在金屬原子堆積、形成小丘的地方，如果過(guò)多或大量的小丘形成，毗鄰的連線或兩層之間的連線有可能短接在一起。在超大規(guī)模集成電路技術(shù)、高級(jí)電路的設(shè)計(jì)中，芯片溫度會(huì)隨著電流密度而增加，這兩者都會(huì)使鋁芯片金屬化更易于引起電遷移。出現(xiàn)的問(wèn)題7.2金屬鋁出現(xiàn)的問(wèn)題7.2金屬鋁傳統(tǒng)的鋁互聯(lián)工藝7.2金屬鋁傳統(tǒng)的鋁互連工藝

1)首先在介質(zhì)層上淀積金屬層鋁；2)然后光刻形成互連引線的光刻膠掩膜圖形；3)以光刻膠作掩膜，刻蝕形成金屬互連引線的圖形；4)除去光刻膠。傳統(tǒng)的鋁互聯(lián)工藝7.2金屬鋁概述7.3金屬銅Cu比Al有更好的電遷移特性及電導(dǎo)率，因此，Cu互連技術(shù)的應(yīng)用將改善集成電路的可靠性及速度。利用Cu作為互連金屬材料代替?zhèn)鹘y(tǒng)的Al是人們一直希望實(shí)現(xiàn)的目標(biāo)。但由于一些關(guān)鍵的問(wèn)題一直得不到很好的解決，Cu互連技術(shù)研究進(jìn)展緩慢，以致許多人曾悲觀地認(rèn)為，在集成電路中銅互連技術(shù)可能是無(wú)法實(shí)現(xiàn)的。問(wèn)題之一是Cu的污染問(wèn)題，Cu是半導(dǎo)體的深能級(jí)雜質(zhì)，對(duì)半導(dǎo)體的載流子具有很強(qiáng)的陷阱效應(yīng)，同時(shí)Cu在SiO2介質(zhì)中的擴(kuò)散很快，從而使SiO2的介電性能嚴(yán)重退化；另一個(gè)問(wèn)題是Cu引線圖形的加工問(wèn)題，由于一直難以找到可以刻蝕Cu金屬薄膜材料的化學(xué)試劑和刻蝕手段，而僅僅利用傳統(tǒng)的互連加工工藝，一直難以實(shí)現(xiàn)Cu的互連引線的圖形加工。Cu互連集成技術(shù)的突破是隨著化學(xué)機(jī)械拋光（chemicalmechanicalpolishing，CMP）技術(shù)的發(fā)明、大馬士革工藝的提出和勢(shì)壘層材料技術(shù)的發(fā)展而取得的。人們研發(fā)出可以阻擋Cu擴(kuò)散的勢(shì)壘層材料技術(shù)成功地解決了Cu污染問(wèn)題；而大馬士革結(jié)構(gòu)與CMP技術(shù)，成功地解決了Cu引線加工問(wèn)題。概述7.3金屬銅概述

銅被普遍認(rèn)為是一種理想的候選材料。因此在深亞微米工藝（0.18μm及以下），銅將逐步代替鋁成為硅片上多層布線的材料。利用銅代替鋁作為互連線代表了半導(dǎo)體工業(yè)的重要轉(zhuǎn)變，可使計(jì)算機(jī)芯片體積縮小30％，集成度提高一倍，如要達(dá)到6層Cu/SiO2的RC要求，采用AL/SiO2則需要12層，它們構(gòu)成的器件能滿足高頻、高集成度、大功率、大容量，使用壽命長(zhǎng)的要求，它們速度提高40％，并且可大幅降低成本，已受到學(xué)術(shù)界和工業(yè)界的高度重視，Cu成為集成電路的下一代導(dǎo)線。7.3金屬銅銅的優(yōu)點(diǎn)7.3金屬銅IC互連金屬化引入銅的優(yōu)點(diǎn)是：電阻率的減小

在20℃時(shí)，互連金屬線的電阻率從鋁的2.65μΩ·cm減小到銅的1.678μΩ·cm，這減小RC的信號(hào)延遲，增加芯片速度。單純采用銅代鋁作為互連材料，可降低RC約40％。使用銅互連線可以減少芯片上互連線的電阻，或者在保持電阻不變的情況下，減小互連金屬的厚度來(lái)減小同一層內(nèi)互連線間的耦合電容，從而降低耦合噪聲和互連線的信號(hào)延遲。因此更加適合高頻器件和大功率器件。良好的抗電遷移性能

銅在抗電遷移能力方面要比鋁大一到兩個(gè)數(shù)量級(jí)，器件的壽命更長(zhǎng)，可靠性更佳。高熔點(diǎn)

當(dāng)IC中的電流密度過(guò)高，高熔點(diǎn)的材料比低熔點(diǎn)的材料更不易于發(fā)生電子遷移，原因在于前者有更高的界面擴(kuò)散激活能。鋁的熔點(diǎn)為660℃，銅的熔點(diǎn)為1083℃，所以銅更不易發(fā)生電子遷移。銅的優(yōu)點(diǎn)7.3金屬銅更少的工藝步驟

用大馬士革方法處理銅具有減少工藝步驟20%到30%的潛力。熱傳導(dǎo)率

Cu具有更高的熱傳導(dǎo)率。

銅的優(yōu)點(diǎn)7.3金屬銅Cu作為互連材料存在的問(wèn)題

銅在Si和二氧化硅（介質(zhì)材料）中是間隙雜質(zhì)，Cu在Si中擴(kuò)散相當(dāng)快，一旦進(jìn)入Si器件中會(huì)成為深能級(jí)受主雜質(zhì)，對(duì)半導(dǎo)體中的載流子具有強(qiáng)的陷阱效應(yīng)，使器件的性能退化甚至失效；同時(shí)Cu在SiO2（介質(zhì)材料）中擴(kuò)散相當(dāng)快，從而使SiO2的介電性能嚴(yán)重退化，形成互連線的低擊穿；對(duì)銅的挑戰(zhàn)7.3金屬銅Cu是一種穩(wěn)定的惰性金屬，不像鋁那樣易與刻蝕離子發(fā)生反應(yīng)而被刻蝕。一直難以找到可以刻蝕Cu金屬薄膜材料的化學(xué)試劑和刻蝕手段，在傳統(tǒng)的干法腐蝕中，由于不能產(chǎn)生易揮發(fā)性鹵化物，因而不能用常規(guī)等離子體腐蝕工藝制備互連線圖形；Cu在空氣中和低溫下（<200℃）易氧化，而且不能像鋁一樣形成鈍化保護(hù)層來(lái)阻止自身進(jìn)一步被氧化和腐蝕；對(duì)銅的挑戰(zhàn)7.3金屬銅對(duì)銅的挑戰(zhàn)7.3金屬銅銅對(duì)二氧化硅、硅等材料的粘附性很差；銅不像鋁那樣易于在硅或二氧化硅襯底上生長(zhǎng)，結(jié)構(gòu)的不完美將導(dǎo)致電阻率的增大；銅的擴(kuò)散會(huì)引起所謂中毒效應(yīng)，與硅在較低溫度下（<200℃）反應(yīng)生成Cu3Si，Cu和Si形成化合物后電阻率將增大好幾倍，導(dǎo)致對(duì)有源區(qū)的沾污而引起漏電和Vt漂移。特別是當(dāng)其滲入到摻硼硅中時(shí)，會(huì)與硼發(fā)生反應(yīng)，形成B－Cu化合物而使硼的有效摻雜濃度降低。Si擴(kuò)散入銅中將增加銅的電阻率；同時(shí)，芯片工作時(shí)，臨近金屬線之間施加的電場(chǎng)也大大提高了銅的擴(kuò)散速率。 基于以上原因，必須采取有效措施來(lái)防止銅向硅中擴(kuò)散，解決以上問(wèn)題一般是在沉積銅層之前再加一步，即在刻好的槽的襯底上濺射淀積約50nm厚的阻擋層，金屬擴(kuò)散阻擋層（Ta，TaN等）或者介質(zhì)擴(kuò)散阻擋層（Si3N4等），即在介質(zhì)層和金屬銅之間引入引入一層擴(kuò)散阻擋層，以提高銅與襯底的粘結(jié)性和阻止銅向Si或二氧化硅襯底的擴(kuò)散。對(duì)銅的挑戰(zhàn)7.3金屬銅布線技術(shù)

目前的布線技術(shù)有兩種，即傳統(tǒng)的RIE技術(shù)與新興的大馬士革工藝技術(shù)。大馬士革工藝技術(shù)較RIE技術(shù)有很多優(yōu)點(diǎn)：首先，RIE技術(shù)金屬的去除是用活性離子刻蝕的方法來(lái)形成圖案。但是，銅為惰性金屬，本身不能像鋁一樣容易與刻蝕離子發(fā)生反應(yīng)而被刻蝕，鋁被刻蝕能產(chǎn)生氣態(tài)的附產(chǎn)物，而銅刻蝕產(chǎn)生的氣態(tài)附產(chǎn)物不易揮發(fā)，也就是說(shuō)銅的圖案成型使用RIE技術(shù)有很大的技術(shù)難度，RIE刻蝕難以制備銅互連線的圖形。而大馬士革技術(shù)是用CMP來(lái)實(shí)現(xiàn)圖案成型，這就解決了這一技術(shù)難題。

7.3金屬銅布線技術(shù)7.3金屬銅其次，RIE技術(shù)中刻蝕溫度需要200~250℃，但是大馬士革工藝技術(shù)的CMP過(guò)程是在常溫下進(jìn)行，這就使工藝大大簡(jiǎn)化。再有，如果使用大馬士革工藝技術(shù)，則可以大批量生產(chǎn)，提高效率；最后，大馬士革工藝技術(shù)所用的設(shè)備簡(jiǎn)單，成本低。一般來(lái)說(shuō)，通常情況下，形成Al的布線一般采用RIE技術(shù)，形成銅的布線使用大馬士革工藝技術(shù)。所以只能采用先刻蝕介質(zhì)再填充金屬互連材料的模式，大馬士革工藝成為目前唯一一種得到廣泛研究與應(yīng)用的銅圖形化技術(shù)。布線技術(shù)7.3金屬銅

RIE技術(shù)中金屬的去除工序

大馬士革技術(shù)中金屬的去除工序布線技術(shù)7.3金屬銅 大馬士革結(jié)構(gòu)有兩種形式：1)單大馬士革結(jié)構(gòu)（singledamascene）；2)雙大馬士革結(jié)構(gòu)（dualdamascene）。

前者是一次只淀積一層金屬，后者是一次把一層通孔或接觸孔和它上面的那層互連線這兩層金屬的淀積在同一步驟中完成。這節(jié)省了工藝步驟并且消除了通孔（或接觸孔）和金屬線之間的界面，大大提高銅的抗電遷移性。布線技術(shù)7.3金屬銅布線技術(shù)7.3金屬銅雙大馬士革方法SiO2淀積

淀積內(nèi)層氧化硅到希望的厚度。Si3N4刻蝕阻擋層淀積

厚250?的Si3N4刻蝕阻擋層被淀積在內(nèi)層氧化硅上。Si3N4需要致密，沒(méi)有針孔。Si3N4布線技術(shù)7.3金屬銅確定通孔圖形和刻蝕

光刻確定圖形、干法刻蝕通孔窗口進(jìn)入Si3N4中，刻蝕完成后去掉光刻膠。淀積保留介質(zhì)的SiO2

為保留層間介質(zhì)，PECVD氧化硅淀積。布線技術(shù)7.3金屬銅Si3N4布線技術(shù)7.3金屬銅確定互連圖形

光刻確定氧化硅槽圖形，帶膠。在確定圖形之前將通孔窗口放在槽里?？涛g互連槽和通孔

在層間介質(zhì)氧化硅中干法刻蝕溝道，停止在Si3N4層。穿過(guò)Si3N4層中的開(kāi)口繼續(xù)刻蝕形成