第9章邏輯門電路9.1分立元件門電路9.2TTL集成邏輯門9.3其它類型的TTL門電路9.4CMOS集成門電路9.1分立元件門電路1.二極管“與”門由二極管所組成的與門電路如圖9-1所示。為簡單起見，圖中只設(shè)置了兩個輸入端A和B，Y為輸出端，R為限流電阻。假設(shè)二極管的正向?qū)▔航禐?.7V，則將輸入端A、B所有可能的電壓取值組合，根據(jù)二極管的單向?qū)щ娦?，可得輸出端Y的對應(yīng)值，列于表9.1。若規(guī)定3V以上（包括3V）的電平為高電平，用邏輯“1”表示；0.7V以下（包括0.7V）的電平為低電平，用邏輯“0”表示，由表9.1可知，只要有一個輸入端為低電平，輸出端就為低電平；只有當(dāng)兩個輸入端都為高電平時，輸出端才為高電平，這就是與門的邏輯功能。圖9-1與門表9.1圖9-1電路的電平表uA

uBuY0V0V0V3V3V0V3V3V0.7V0.7V0.7V3.7V

2.二極管“或”門

由二極管組成的或門電路如圖9-2所示。將輸入端A、B所有可能的電壓取值組合，根據(jù)二極管的單向?qū)щ娦?，可得輸出端Y的對應(yīng)值，列于表9.2。圖9-2或門uA

uBuY0V0V0V5V5V0V5V5V-0.7V4.3V4.3V4.3V表9.2圖9-2電路的電平表圖9-3二極管的開關(guān)過程在工作速度要求較高的場合，可采用肖特基勢壘二極管（SBD），如圖9-4所示。這種二極管是一種金屬-半導(dǎo)體結(jié)，因而導(dǎo)通時幾乎沒有電荷存儲效應(yīng)，開關(guān)時間很短，約0.1ns。它的死區(qū)也很小，正向?qū)▔航导s為0.35V。由于這些特點，SBD能夠有效地提高電路的開關(guān)速度。圖9-4肖特基勢壘二極管符號3.三極管“非”門圖9-5三極管非門(a)電路；(b)截止?fàn)顟B(tài)等效電路；(c)飽和狀態(tài)等效電路圖9-6抗飽和三極管符號表9.3圖9-5(a)電路的電平表uAuY0V3V5V0.3V當(dāng)三極管作為開關(guān)元件使用時，通常工作在飽和導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)，并在這兩種狀態(tài)之間以極短時間通過放大區(qū)進(jìn)行快速轉(zhuǎn)換。與二極管類似，三極管在飽和狀態(tài)和截止?fàn)顟B(tài)之間轉(zhuǎn)換時，同樣需要轉(zhuǎn)換時間。因此在工作速度要求高的場合，常使用一種抗飽和三極管，這就是在普通三極管的基極b和集電極c之間跨接一個肖特基勢壘二極管VD，如圖9-6所示。當(dāng)該三極管導(dǎo)通且飽和時，隨著飽和程度的加深，集電結(jié)壓降uBC不斷加大，一旦uBC超過0.35V，VD就導(dǎo)通，對三極管基極電流起到分流作用，從而有效減輕了三極管的飽和程度，大大提高了開關(guān)速度。當(dāng)VD導(dǎo)通后，uBC就被鉗制在0.35V，因而管壓降uCE也為0.35V。表9.4幾種常見門電路的邏輯符號及功能9.2TTL集成邏輯門9.2.1TTL集成邏輯門的工作原理

TTL（TransistorTransistorLogic）電路即三極管-三極管邏輯電路，因輸入級和輸出級均采用三極管而得名。

1.TTL系列簡介TTL電路自1963年面世后，就朝著高速和低功耗兩個方向發(fā)展，先后出現(xiàn)了H、S、AS、L、LS和ALS等系列，通?！?4”開頭的為軍用產(chǎn)品，“74”開頭的為民用或工業(yè)產(chǎn)品，兩者電路結(jié)構(gòu)和性能參數(shù)基本相同，只是電源電壓范圍以及工作環(huán)境溫度范圍等有別。目前在中小規(guī)模集成電路中應(yīng)用較為廣泛的是LS系列，即低功耗肖特基系列。2.74系列與非門圖9-7TTL與非門7400（1）uA、uB中至少有一個為低電平0.3V,電路工作情況如圖9-8(a)所示。圖中把V1等效成一組背靠背的二極管VDL1、VDL2和VDR。VDL1、VDL2、R1構(gòu)成與門，當(dāng)輸入有低電平時，up被鉗位在0.3+0.7=1V。這個電位不能使VDR和V2、V5發(fā)射結(jié)同時導(dǎo)通（需0.7×3=2.1V），所以V2截止。由于V1集電極電阻是R2和V#-2的集電結(jié)反向電阻之和，其值很大，故iC1≈0，V1深飽和。又因為V2截止，iC2≈0，因此uC2≈UCC，uE2≈0。顯然，這兩個電位將使V4、VD3導(dǎo)通，V5截止，輸出端等效電路如圖9-8(b)所示。此時若外接負(fù)載電阻RL，則負(fù)載電流iL僅為毫安級。所以uY≈UCC-uBE4-uD3=5-0.7-0.7=3.6V，為高電平。電路的這一輸出狀態(tài)稱為關(guān)門狀態(tài)（因V5截止）。圖9-87400“輸入有低”時的工作情況(a)電路工作情況；(b)輸出端等效電路（2）uA、uB全為高電平3.6V。

電路工作情況如圖9-9所示。若單從VDL1、VDL2、R1構(gòu)成的與門來看，up應(yīng)為3.6+0.7=4.3V，但這個電壓降落在VDR、V2發(fā)射結(jié)和V5發(fā)射結(jié)上，這樣會使它們?nèi)繉?dǎo)通，因此up實際被鉗位在0.7×3=2.1V。此時V1的發(fā)射結(jié)截止而集電結(jié)導(dǎo)通，處于倒置狀態(tài)。UCC經(jīng)R1、VDR加到V2基極，產(chǎn)生iB2，這個電流足以使V2導(dǎo)通飽和，uC2=uBE5+uCE2=0.7+0.3=1V。1V的電壓不能令V4發(fā)射結(jié)和VD3同時導(dǎo)通（需0.7×2=1.4V），故V4、VD3截止。于是，UCCV5集電極之間相當(dāng)于一個阻值很大的電阻，使β5iB5iC5，V5深飽和。故uY≈UCES≈0.3V，為低電平。電路的這一輸出狀態(tài)稱為開門狀態(tài)（因V5飽和導(dǎo)通）。圖9-97400“輸入全高”時的工作情況綜上所述，圖9-7電路“輸入有低電平時，輸出為高電平；輸入全高電平時，輸出為低電平”，即Y=AB，為與非門。由于V2的集電極和發(fā)射極分別控制V4、V5，使它們總是處于相反的工作狀態(tài)（一個導(dǎo)通，另一個就截止），這就有效地降低了輸出級的靜態(tài)功耗并提高了帶負(fù)載能力和工作速度。這種形式的電路輸出稱為推拉式輸出，它在集成邏輯門中被普遍采用。

3.LS系列TTL與非門以圖9-10所示的74LS00為例。與74系列相比，74LS系列在速度和功耗兩方面都作了改進(jìn)：首先電阻取值比74系列大得多以降低功耗；其次在74LS00中大量采用肖特基勢壘二極管和抗飽和三極管（因V#-4不會進(jìn)入飽和狀態(tài)，故不必采用抗飽和管），以縮短傳輸延遲時間，提高工作速度；增加由Rb、Rc、V6組成的有源泄放網(wǎng)絡(luò)，加速了V5的導(dǎo)通和截止；增加肖特基勢壘二極管VD3、VD4，使輸出電平發(fā)生負(fù)跳變時，加速了輸出端負(fù)載電容的放電過程。如果把由Rb、Rc、V6組成的有源泄放網(wǎng)絡(luò)等效為V2的發(fā)射極電阻R3，再去掉VD3、VD4，那么74LS00與7400兩者的工作原理類似。圖9-1074LS00與非門（1）uA、uB中至少有一個為低電平0.35V，此時up被鉗位在0.35+0.35=0.7V（參見9.1節(jié)肖特基勢壘二極管），V2截止，V3、V4導(dǎo)通，V5截止。當(dāng)Y端外接負(fù)載電阻時，uY≈UCC-uBE3-uBE4=5-0.7-0.7=3.6V，即電路輸出高電平。（2）uA、uB全為高電平3.6V,此時V2飽和、V5導(dǎo)通，up被鉗位在0.7×2=1.4V。uC2=uBE5+uCE2=0.7+0.35=1.05V，故V3導(dǎo)通、V4截止。由于iC5極小，而iE2卻較多地流進(jìn)V5基極，因此V5飽和，uY≈uCE5≈0.35V，電路輸出低電平。圖9-11與非門的電壓傳輸特性9.2.2門電路的帶負(fù)載能力

1.輸出高電平電流IOH

如圖9-12所示，當(dāng)驅(qū)動門輸出高電平UOH時，V3、V4導(dǎo)通，V5截止，負(fù)載電流是從Y端向外拉的，稱為輸出高電平電流IOH。IOH不能過大，否則R2上壓降增大，uY（高電平）隨之下降，最終導(dǎo)致出現(xiàn)邏輯錯誤。在保證uY≥UOHmin的前提下，允許負(fù)載拉出Y端的電流的最大值稱為帶拉電流負(fù)載能力，記作IOHmax。圖9-12Y端輸出高電平的情況2.輸入高電平電流IIH3.輸出低電平電流IOL

圖9-13中，當(dāng)驅(qū)動門輸出低電平UOL時，V4截止，V5飽和，負(fù)載電流倒灌進(jìn)Y端，稱為輸出低電平電流IOL。IOL不能過大，因為IOL形成V5集電極電流，其值過大就會破壞V5的飽和條件，使uY（低電平）升高，最終出現(xiàn)邏輯錯誤。在保證uY≤UOLmax

的前提下，允許灌進(jìn)Y端的電流的最大值稱為帶灌電流負(fù)載能力，記作IOLmax。圖9-13Y端輸出低電平時的情況

4.輸入低電平電流IIL

圖9-13中，對負(fù)載門來說，當(dāng)uY=UOL時，有電流流出其輸入端，稱為輸入低電平電流IIL。顯然，該電流是倒灌進(jìn)Y端的。

由分析可知，TTL電路的帶灌電流負(fù)載能力遠(yuǎn)大于帶拉電流負(fù)載能力，這一點在用TTL電路驅(qū)動非TTL負(fù)載時，應(yīng)特別予以注意。

還有一項表征帶負(fù)載能力的參數(shù)，稱為扇出系數(shù)，即一個門電路帶同類門電路的個數(shù)。這是小規(guī)模集成電路中很重要的參數(shù)，不過在大規(guī)模集成電路中很少使用。9.2.3TTL電路的使用特點1.多余輸入端的處理圖9-14TTL與非門多余輸入端處理(a)無用端接1(可接+5V)；(b)與有用端并接；(c)懸空(不推薦)2.開門電阻Ron和關(guān)門電阻Roff

圖9-15開門電阻和關(guān)門電阻當(dāng)R的阻值為∞，即A端懸空時，如前所述，相當(dāng)于接入高電平，使電路處于開門狀態(tài)。事實上，為達(dá)到此效果，R不必為∞，只要R≥Ron，就可保證R上的電位uA達(dá)到閾值電平Uth，電路“開門”(參見圖9-11),故稱Ron為開門電阻。此后盡管R的阻值可繼續(xù)增加，遠(yuǎn)大于Ron，uA卻始終被鉗位在Uth，A端相當(dāng)于接入高電平。相反，當(dāng)R的阻值為零時，相當(dāng)于A端接地（低電平），電路處于關(guān)門狀態(tài)。事實上，為達(dá)到此效果，R不必為零，只要R≤Roff，就可保證uA≤UILmax，電路“關(guān)門”(參見圖9-11),故稱Roff為關(guān)門電阻,此時A端相當(dāng)于接入低電平。對74系列有Ron≈2kΩ，Roff≈0.7kΩ；對74LS系列有Ron≈5kΩ，Roff≈1kΩ。9.3其它類型的TTL門電路圖9-16普通TTL門電路輸出端短接圖9.17OC門實現(xiàn)“線與”9.3.1集電極開路門集電極開路門簡稱OC門（OpenCollectorGate）。以圖9-17所示的74系列OC與非門為例。這種門電路可以看成是圖9-7與非門電路中移去了R4、V4和VD3，再外接電源UCC′和電阻Rc而成其中，Y1=AB，Y2=CD。由圖可見，只要Y1、Y2中有一個為低電平（即V5、V5′中有一個飽和導(dǎo)通），總的輸出Y就是低電平，uy≈0；只有Y1、Y2同時為高電平（即V5、V5′

全都截止），Y才是高電平,uy≈UCC′。故Y=Y1·Y2。也就是說，電路通過輸出線Y1和Y2的短接實現(xiàn)了與運(yùn)算，相當(dāng)于Y1、Y2后接了一個虛擬的與門。上述實現(xiàn)與功能的方式稱為線與（WireAND）。由于Rc阻值較大，因此無論兩個OC門處于何種工作狀態(tài)，UCC′

和地之間都不會出現(xiàn)低阻通路，從而避免了圖9-16所示的情況。通過線與，總輸出Y與輸入A、B、C、D之間的邏輯關(guān)系變?yōu)閷崿F(xiàn)了與或非運(yùn)算。用OC門實現(xiàn)與或非運(yùn)算要比用其它門成本低。由于OC門的輸出高電平值近似等于外接電源電壓UCC′，因此OC門也常用作實現(xiàn)邏輯電平轉(zhuǎn)換的接口電路。其輸出管V#-5采用高反壓管，耐壓可達(dá)30V以上。需要強(qiáng)調(diào)的是，OC門必須外接電阻Rc和電源UCC′才能正常工作，而且Rc有取值限制。OC門的應(yīng)用很廣，除了能實現(xiàn)線與和邏輯電平的轉(zhuǎn)換之外，還能實現(xiàn)多路信號在總線上的分時傳輸、驅(qū)動顯示器件和執(zhí)行機(jī)構(gòu)等。OC門的缺點是開關(guān)速度不夠高，帶負(fù)載能力也不如普通TTL門。9.3.2三態(tài)門圖9-18三態(tài)與非門(a)電路結(jié)構(gòu)；(b)EN高電平有效的邏輯符號；(c)EN低電平有效的邏輯符號當(dāng)控制端EN為高電平3.6V時，up=3.6V，二極管VD截止，電路正常工作，Y=AB。這時Y端有兩種可能的輸出狀態(tài)：高電平狀態(tài)或者低電平狀態(tài)，究竟處于何種狀態(tài)要視A、B的輸入情況而定。當(dāng)EN為低電平0.3V時，up=0.3V，故V2、V5截止而VD導(dǎo)通，uB4被鉗位在1V，使V4也截止。由于V4、V5同時截止，這時從Y端向里看，上、下兩條支路都不通，輸出既不是高電平態(tài)，也不是低電平態(tài)，而是即所謂的第三態(tài)。請注意，高阻態(tài)并不是一種邏輯狀態(tài)，它只表示輸出端與負(fù)載斷開，兩者之間不存在任何聯(lián)系。由于圖9-18(a)電路在EN=1時正常工作，在EN=0時呈高阻，因此稱為控制端EN高電平有效的三態(tài)與非門，圖9-18(b)是它的邏輯符號，圖9-18(c)則表示控制端EN低電平有效的三態(tài)與非門，即電路在EN=0時正常工作，在EN=1時呈高阻。三態(tài)門普遍應(yīng)用于計算機(jī)總線實現(xiàn)信號傳輸。圖9-19為由三態(tài)緩沖器構(gòu)成的雙向總線。此外，還有其它類型的雙極型門電路，如發(fā)射極耦合邏輯ECL（Emitter-CoupledLogic）、集成注入邏輯I2L（IntegratedInjunctionLogic）等，圖9-19用三態(tài)緩沖器構(gòu)成雙向總線9.4CMOS集成門電路9.4.1CMOS門電路的工作原理1.MOS管的開關(guān)特性通常只有增強(qiáng)型的MOS管才能作為開關(guān)使用。以圖9-20所示的N溝道增強(qiáng)型MOS管為例，設(shè)其開啟電壓為UGS(th)（UGS(th)＞0）。圖9-20MOS管開關(guān)特性(a)MOS管電路；(b)截止時的等效電路；(c)導(dǎo)通時的等效電路當(dāng)柵極電壓uG為低電平0V時，uGS=0<UGS(th)，管子截止，iD≈0。如果將MOS管看作一個開關(guān)的話，此時的情況相當(dāng)于開關(guān)斷開，故漏極電壓uD≈UDD。當(dāng)uG為高電平UDD時，uGS=UDD＞UGS(th)，N型溝道形成，管子導(dǎo)通且工作在可變電阻區(qū)。設(shè)導(dǎo)通內(nèi)阻為Rds，由于Rd＝Rds，故uD≈0，相當(dāng)于開關(guān)閉合。開關(guān)等效電路參見圖9-20(b)、(c)。2.CMOS非門圖9-21CMOS非門

CMOS電路的基本單元是非門。如圖9-21所示，它由一個N溝道增強(qiáng)型MOS管VN和一個P溝道增強(qiáng)型MOS管VP組成。兩管的柵極相連作為輸入，漏極相連作為輸出。VP的源極s2接正電源UDD，VN的源極s1接地。設(shè)VN管的開啟電壓為UGS(th)1（正值），VP管的開啟電壓為UGS(th)2（負(fù)值），且UDD＞UGS(th)1+|UGS(th)2|。

當(dāng)uA為低電平0V時，uGS1=0＜UGS(th)1，VN截止；同時uGS2=-UDD＜UGS(th)2，VP導(dǎo)通，因此uY≈UDD。

當(dāng)uA為高電平UDD時，uGS1=UDD＞UGS(th)1，VN導(dǎo)通；同時uGS2=0＞UGS(th)2，VP截止，因此uY≈0V。綜上所述，電路實現(xiàn)非門功能，即Y=A。

由于靜態(tài)下無論哪一種輸入，VP和VN總是一個導(dǎo)通，另一個截止，即處于互補(bǔ)狀態(tài)，因此把這種電路結(jié)構(gòu)稱為互補(bǔ)對稱式MOS電路（ComplementarySymmeteryMOS），簡稱CMOS電路。正因為總有一管截止，而且截止電阻很大（約1010

Ω），所以CMOS電路從電源至地的靜態(tài)電流極小，為納安級。3.其它邏輯功能的CMOS門電路1)CMOS與非門圖9-22CMOS與非門表9.5CMOS與非門各管工作狀態(tài)及邏輯關(guān)系顯然，要實現(xiàn)n輸入變量的與非運(yùn)算，只需將n個P溝道MOS管并接，將n個N溝道MOS管串接。但為保證電路的UOL≤UOLmin，一般輸入變量不應(yīng)超過三個。2)CMOS或非門電路組成如圖9-23所示。它由兩個串接的P溝道MOS管和兩個并接的N溝道MOS管組成。Y=A+B。工作原理請讀者自行分析。顯然，實現(xiàn)n輸入變量的或非運(yùn)算，只需將n個P溝道MOS管串接，將n個N溝道MOS管并接。而且輸入變量個數(shù)的增加，不會使電路輸出低電平UOL的數(shù)值增加。圖9-23CMOS或非門9.4.2CMOS傳輸門和雙向模擬開關(guān)

CMOS傳輸門能夠?qū)崿F(xiàn)信號的可控傳輸。它由參數(shù)對稱的P溝道MOS管VP和N溝道MOS管VN并接構(gòu)成，如圖9-24(a)所示。A為輸入端，接VP、VN的源極，并設(shè)0＜uA＜UDD；B為輸出端，接VP、VN的漏極；EN和EN為互補(bǔ)控制端，其高、低電平分別為UDD和0V。9-24(b)為傳輸門的邏輯符號。由于MOS管的源極、漏極對稱，因此CMOS傳輸門是雙向器件。信號既可從左向右傳輸，也可從右向左傳輸。圖9-24CMOS傳輸門(a)電路；(b)邏輯符號當(dāng)EN=0、EN=1時，由于0＜uA＜UDD，故VP、VN始終截止。A端信號送不到B端，A、B之間相當(dāng)于“開關(guān)斷開”，此時B端呈高阻。當(dāng)EN=1、EN=0時，VP管和VN管的電阻變化情況如圖9-25所示。為方便說明問題，設(shè)UDD=5V，UGS(th)1=|UGS(th)2|=2V，且VP和VN都在|uGS|=3V時進(jìn)入可變電阻區(qū)。那么，當(dāng)0＜uA＜2V時，VP截止，但VN導(dǎo)通且工作在可變電阻區(qū)，內(nèi)阻很?。划?dāng)3V＜uA＜5V時，V#-N截止，但V#-P導(dǎo)通且工作在可變電阻區(qū)，內(nèi)阻很小；而當(dāng)2V＜uA＜3V時，VP、VN均導(dǎo)通，但都工作在飽和區(qū)，內(nèi)阻較可變電阻區(qū)大，不過由于兩管并聯(lián)，因此總阻值的起伏并不大。綜合以上三種情況，只要0＜uA＜UDD，A、B之間均呈低阻，如果此時后級電路的輸入電阻比較大，就可以認(rèn)為A端信號送到了B端，A、B之間相當(dāng)于“開關(guān)接通”。也就是說，CMOS傳輸門可以傳輸模擬信號。圖9-25CMOS傳輸門的電阻特性

CMOS傳輸門和一個CMOS反相器組合起來就稱為模擬開關(guān)，如圖9-26所示。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。集成CMOS模擬開關(guān)有CC4016、CC4066、C544等。例如CC4066為四通道雙向模擬開關(guān)。當(dāng)電源電壓UDD＝15V時，其導(dǎo)通內(nèi)阻的典型值為60Ω，為使電路具有良好的傳輸特性，通常令負(fù)載電阻大于10kΩ。圖9-26CMOS雙向模擬開關(guān)(a)電路；(b)邏輯符號9.4.3CMOS三態(tài)門和OD門1.CMOS三態(tài)門圖9-27低電平有效的CMOS三態(tài)非門(a)電路；(b)邏輯符號圖9-28其它常用的CMOS三態(tài)門電路結(jié)構(gòu)(a)用與非門控制；(b)用CMOS模擬開關(guān)控制

2.漏極開路門漏極開路門簡稱OD門（OpenDrain）。圖9-29所示為漏極開路的與門。電路的左邊為CMOS與非門，右邊為漏極開路的N溝道MOS管VN。使用時需外接負(fù)載Rd和電源UDD′。為保證輸出邏輯正確，Rd的阻值應(yīng)遠(yuǎn)大于VN管的導(dǎo)通內(nèi)阻。圖9-29漏極開路的與門9.4.4Bi-CMOS電路

TTL電路具有較高的工作速度和較強(qiáng)的驅(qū)動能力，而CMOS電路具有較低的功耗和較高的噪聲容限。如果能將兩者的優(yōu)點結(jié)合在一起，就會出現(xiàn)更好的電路系列。Bi-CMOS就是實現(xiàn)這一設(shè)想的新型電路系列，它是雙極型-CMOS電路（Bipolar-CMOS）的簡稱。

Bi-CMOS反相器的電路結(jié)構(gòu)如圖9-30所示。其中，V2、V4構(gòu)成有源電阻，可加快V5、V6的截止過程同時還能降低電路功耗；而V5和V6的導(dǎo)通內(nèi)阻很小，因而負(fù)載電容CL的充放電時間很短，電路的傳輸延遲時間小。當(dāng)輸入ui為高電平時，V2、V3、V6導(dǎo)通，V1、V4、V5截止，輸出uo為低電平；當(dāng)輸入ui為低電平時，V1、V4、V5導(dǎo)通，V2、V3、V6截止，輸出uo為高電平。整個電路實現(xiàn)求反功能。圖9-30Bi-CMOS反相器可見，Bi-CMOS將CMOS電路作為輸入級和內(nèi)部電路，將TTL電路作為輸出級。這樣的組合形式兼有CMOS和TTL兩者的優(yōu)點，具有低功耗、高噪聲容限、強(qiáng)驅(qū)動和高速度的全面優(yōu)勢。而且由于它采用了常規(guī)的CMOS和TTL兼容的制造工藝，因此并不明顯提高制造費(fèi)用?，F(xiàn)有的高速Bi-CMOS電路系列與已有的CMOS、TTL電路同型系列兼容，它有足夠的電流驅(qū)動能力，可以驅(qū)動常用的各種總線系統(tǒng)。在低頻段，其功耗電流介于CMOS和LSTTL之間且明顯低于LSTTL；在高頻段，其功耗電流不僅低于LSTTL，而且低于CMOS電路中的新型高速AC（ACT）系列。也就是說，Bi-CMOS電路的延遲-功耗積極佳，綜合性能好，是一種具有良好應(yīng)用前景且日漸成熟的新型集成電路。使用Bi-CMOS電路時，為得到最好的噪聲容限和開關(guān)速度，多余輸入端不能懸空，應(yīng)接至2.4V～UCC之間的正電位或不用門的恒高輸出端上。但不能像通常使用TTL門那樣，將多余輸入端接至同一與非/與門的另一個輸入端上，否則會加大輸入端耦合電容，降低交流噪聲容限。9.4.5TTL與CMOS接口電路由于TTL電路早于CMOS電路得到廣泛應(yīng)用，因此在許多應(yīng)用場合可能會出現(xiàn)兩者互為驅(qū)動的情況。

1.TTL電路與CMOS電路互相兼容的情況

兩者之間可直接連接而無須附加任何元器件。例如HC（HCT）系列可直接驅(qū)動TTL電路，而TTL電路也可直接驅(qū)動HCT系列。

2.TTL電路不能直接驅(qū)動CMOS電路時由于CMOS電路輸入電流很小，因此不會出現(xiàn)電流不匹配的情況，只要電壓匹配就可以正常工作。設(shè)TTL電路和CMOS電路的電源電壓分別為UCC和UDD。1)UDD≈