FPGA基礎(chǔ)知識(shí)問(wèn)答500問(wèn)連載（二）Q16：FPGA設(shè)計(jì)中對(duì)時(shí)鐘的使用？（例如分頻等）FPGA芯片有固定的時(shí)鐘路由，這些路由能有減少時(shí)鐘抖動(dòng)和偏差。需要對(duì)時(shí)鐘進(jìn)行相位移動(dòng)或變頻的時(shí)候，一般不允許對(duì)時(shí)鐘進(jìn)行邏輯操作，這樣不僅會(huì)增加時(shí)鐘的偏差和抖動(dòng)，還會(huì)使時(shí)鐘帶上毛刺。一般的處理方法是采用FPGA芯片自帶的時(shí)鐘管理器如PLL,DLL或DCM，或者把邏輯轉(zhuǎn)換到觸發(fā)器的D輸入（這些也是對(duì)時(shí)鐘邏輯操作的替代方案）。Q17：FPGA設(shè)計(jì)中如何實(shí)現(xiàn)同步時(shí)序電路的延時(shí)？首先說(shuō)說(shuō)異步電路的延時(shí)實(shí)現(xiàn)：異步電路一半是通過(guò)加buffer、兩級(jí)與非門等（我還沒(méi)用過(guò)所以也不是很清楚），但這是不適合同步電路實(shí)現(xiàn)延時(shí)的。在同步電路中，對(duì)于比較大的和特殊要求的延時(shí)，一半通過(guò)高速時(shí)鐘產(chǎn)生計(jì)數(shù)器，通過(guò)計(jì)數(shù)器來(lái)控制延時(shí)；對(duì)于比較小的延時(shí)，可以通過(guò)觸發(fā)器打一拍，不過(guò)這樣只能延遲一個(gè)時(shí)鐘周期。Q18：FPGA中可以綜合實(shí)現(xiàn)為RAM/ROM/CAM的三種資源及其注意事項(xiàng)？三種資源：blockram;觸發(fā)器（FF），查找表（LUT）；注意事項(xiàng)：1：在生成RAM等存儲(chǔ)單元時(shí)，應(yīng)該首選blockram資源；其原因有二：第一：使用blockram等資源，可以節(jié)約更多的FF和4-LUT等底層可編程單元。使用blockram可以說(shuō)是“不用白不用”，是最大程度發(fā)揮器件效能，節(jié)約成本的一種體現(xiàn)；第二：blockram是一種可以配置的硬件結(jié)構(gòu)，其可靠性和速度與用LUT和register構(gòu)建的存儲(chǔ)器更有優(yōu)勢(shì)。2：弄清FPGA的硬件結(jié)構(gòu)，合理使用blockram資源；3：分析blockram容量，高效使用blockram資源；4：分布式ram資源（distributeram）Q19：Xilinx中與全局時(shí)鐘資源和DLL相關(guān)的硬件原語(yǔ)：常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語(yǔ)包括：IBUFG,IBUFGDS,BUFG,BUFGP,BUFGCE,BUFGMUX,BUFGDLL,DCM等。關(guān)于各個(gè)器件原語(yǔ)的解釋可以參考《FPGA設(shè)計(jì)指導(dǎo)準(zhǔn)則》p50部分。Q20：HDL語(yǔ)言的層次概念？HDL語(yǔ)言是分層次的、類型的，最常用的層次概念有系統(tǒng)與標(biāo)準(zhǔn)級(jí)、功能模塊級(jí)，行為級(jí)，寄存器傳輸級(jí)和門級(jí)。Q21：查找表的原理與結(jié)構(gòu)？查找表（look-up-table）簡(jiǎn)稱為L(zhǎng)UT，LUT本質(zhì)上就是一個(gè)RAM。目前FPGA中多使用4輸入的LUT，所以每一個(gè)LUT可以看成一個(gè)有4位地址線的16x1的RAM。當(dāng)用戶通過(guò)原理圖或HDL語(yǔ)言描述了一個(gè)邏輯電路以后，PLD/FPGA開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入RAM,這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可Q22：ic設(shè)計(jì)前端到后端的流程和eda工具？設(shè)計(jì)前端也稱邏輯設(shè)計(jì)，后端設(shè)計(jì)也稱物理設(shè)計(jì)，兩者并沒(méi)有嚴(yán)格的界限，一般涉及到與工藝有關(guān)的設(shè)計(jì)就是后端設(shè)計(jì)。1：規(guī)格制定：客戶向芯片設(shè)計(jì)公司提出設(shè)計(jì)要求。2：詳細(xì)設(shè)計(jì)：芯片設(shè)計(jì)公司（Fabless）根據(jù)客戶提出的規(guī)格要求，拿出設(shè)計(jì)解決方案和具體實(shí)現(xiàn)架構(gòu)，劃分模塊功能。目前架構(gòu)的驗(yàn)證一般基于systemC語(yǔ)言，對(duì)價(jià)后模型的仿真可以使用systemC的仿真工具。例如：CoCentric和VisualElite等。3：HDL編碼：設(shè)計(jì)輸入工具：ultra，visualVHDL等4：仿真驗(yàn)證：modelsim5：邏輯綜合：synplify6：靜態(tài)時(shí)序分析：synopsys的PrimeTime7：形式驗(yàn)證：Synopsys的Formality.Q23：寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用（這是我的理解，ic設(shè)計(jì)過(guò)程中將寄生效應(yīng)的怎樣反饋影響設(shè)計(jì)師的設(shè)計(jì)方案）？IC中各元件均制作于同一襯底，注定了元件與元件之間，元件與襯底之間存在寄生效應(yīng)。某些寄生效應(yīng)是分立電路所沒(méi)有的，因此研究IC就必須了解這些寄生效應(yīng)，產(chǎn)生寄生效應(yīng)的原因減弱或消除寄生效應(yīng)的方法，避免影響電路的性能，在可能的情況下，可以利用某些寄生效應(yīng)構(gòu)成電路所需的元件，簡(jiǎn)化設(shè)計(jì)線路。比如采用的措施有：

增加n+埋層

①加大了寄生PNP晶體管的基區(qū)寬度

②形成了寄生PNP晶體管基區(qū)減速場(chǎng)Q24：用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage，輸出carryout和next-stage？process(sig_intel)begincasesig_inteliswhen"000"=>carryout<='0';next_state<='0';when"001"=>carryout<='1';next_state<='0';when"010"=>carryout<='1';next_state<='0';when"011"=>carryout<='0';next_state<='1';when"100"=>carryout<='1';next_state<='0';when"101"=>carryout<='0';next_state<='1';when"110"=>carryout<='0';next_state<='1';wh