第6章輸入/輸出技術(shù)2024/1/142本章內(nèi)容1輸入/輸出接口2輸入/輸出的控制方式3DMA控制器8237A及應用4微計算機功能擴展及總線標準2024/1/1436.1輸入/輸出接口6.1.1接口電路的作用6.1.2接口電路中的信息6.1.3接口電路的組成6.1.4I/O端口的編址方法6.1輸入/輸出接口2024/1/1446.1.1接口電路的作用6.1.1接口電路的作用信號類型不匹配（A/D,D/A）速度不匹配（CPU速度，外設接口速度）傳輸方式不匹配（串行，并行）

計算機

外設I/O接口鍵盤，鼠標，CRT，打印機，繪圖儀…開關(guān)、傳感器，執(zhí)行機構(gòu)…I/O接口電路作用：對CPU與外設間的工作進行協(xié)調(diào)，以進行信息交換6.1輸入/輸出接口2024/1/1456.1.2接口電路中的信息6.1.2接口電路中的信息I/O電路中的信息：數(shù)據(jù)信息、狀態(tài)信息及控制信息數(shù)據(jù)信息

CPU與外設之間要交換的數(shù)據(jù)本身，存放在I/O電路的數(shù)據(jù)寄存器中。有3種形式的數(shù)據(jù)信息數(shù)字量按一定的編碼標準（二進制，ASCII碼）由若干位組合所表示的數(shù)或字符。如鍵盤、CRT、打印機等設備與CPU交換的信息。模擬量現(xiàn)場信息（如溫度、壓力、流量、位移等非電量）經(jīng)過傳感器而轉(zhuǎn)換成電量（電壓、電流）模擬量經(jīng)過A/D、D/A轉(zhuǎn)換器在CPU與外設間交換。開關(guān)量一位2狀態(tài)信息：0、1。如開關(guān)的斷開與閉合；控制電機的啟、停等。通常開關(guān)量要經(jīng)過相應的電平轉(zhuǎn)換才能與計算機連接。6.1輸入/輸出接口2024/1/1466.1.2接口電路中的信息狀態(tài)信息為保證速度匹配，用來表征外設的工作狀態(tài)對輸入接口,

外設是否準備好發(fā)送數(shù)據(jù)，“READY”準備好?對輸出接口,外設是否準備好接收數(shù)據(jù)，“BUSY”外設忙嗎?存放在I/O電路的狀態(tài)寄存器中，長度不定。控制信息

CPU發(fā)出的控制外設工作的命令，存放在控制寄存器中CPU通過接口發(fā)出用來控制外設能否進入數(shù)據(jù)交換工作狀態(tài)如A/D轉(zhuǎn)換器的啟/停信號，設置外設的工作模式等。6.1輸入/輸出接口2024/1/147

接外設一側(cè)接CPU一側(cè)接口6.1.3接口電路的組成6.1輸入/輸出接口CPU外設

總線驅(qū)動DB控制邏輯CB地址譯碼AB數(shù)據(jù)信息數(shù)據(jù)寄存器狀態(tài)信息狀態(tài)寄存器控制信息控制寄存器實現(xiàn)對CPU數(shù)據(jù)總線速度和驅(qū)動能力的匹配實現(xiàn)各寄存器端口尋址操作

實現(xiàn)接口電路中的各寄存器端口的讀/寫操作和時序控制數(shù)據(jù)輸入緩沖器：外設→CPU數(shù)據(jù)輸出緩沖器：CPU→外設保存外設的當前狀態(tài)信息，供CPU查詢接收存放CPU發(fā)來的控制命令（控制字）及其他信息端口端口可由程序進行讀寫，類似存儲單元，分配唯一的地址碼2024/1/1486.1.3接口電路的組成6.1.3接口電路的組成接口（interface）與端口（port）：接口：CPU與外設進行數(shù)據(jù)交換的電路的總稱。端口：傳送數(shù)據(jù)、狀態(tài)、控制這三種信息的接口電路中的寄存器稱為數(shù)據(jù)、狀態(tài)和控制端口。不同的寄存器有不同的端口地址，即用地址來訪問。關(guān)系：接口由若干個端口加上相應的控制邏輯組成，地址不是對接口而言。端口由一個或多個寄存器組成。每個端口有唯一地址。6.1輸入/輸出接口2024/1/1496.1.4I/O端口的編址方法I/O端口編址方式存儲器映像方式、I/O獨立編址方式存儲器映像方式指I/O端口與存儲器共享一個尋址空間，又稱為統(tǒng)一編址。在這種系統(tǒng)中，CPU可以用同樣的指令對I/O端口和存儲器單元的進行訪問。優(yōu)點：對I/O口的訪問靈活方便，有利于提高端口數(shù)據(jù)的處理能力。缺點：I/O端口占用了主存地址，相對減少了主存的可用范圍。6.1輸入/輸出接口優(yōu)點：不需要專門的I/O指令I(lǐng)/O數(shù)據(jù)存取與存儲器數(shù)據(jù)存取一樣靈活缺點：I/O端口要占去部分存儲器地址空間程序不易閱讀（不易分清訪問內(nèi)存和訪問外設）內(nèi)存部分I/O部分存儲空間0FFFFF2024/1/14116.1.4I/O端口的編址方法I/O獨立編址指主存地址空間和I/O端口地址空間相互獨立，分別編址。CPU通過不同指令來區(qū)分是訪問I/O端口還是存儲單元。優(yōu)點：主存和I/O端口的地址可用范圍都比較大；缺點：I/O指令的功能一般比較弱，在I/O操作中必須借助CPU的寄存器進行中轉(zhuǎn)。6.1輸入/輸出接口2024/1/14126.1.4I/O端口的編址方法80X86系列微處理器采用獨立I/O編址方式CPU通過M/IO來區(qū)分對MEM還是對I/O操作。對存儲器尋址，該信號線輸出低電平。對I/O端口尋址，該信號線輸出高電平。CPU使用地址總線中的A0-A15來尋址I/O口，A16-A19為0，故最大I/O空間是64K個字節(jié)端口（或32K個字端口）尋址方式直接尋址方式尋址外設，可尋址256個端口，A0~A7譯碼。DX間接方式尋址外設，端口地址是16位的，用A15~A0譯碼。6.1輸入/輸出接口2024/1/14136.1.4I/O端口的編址方法I/O端口地址選用的原則自行設計接口電路或給微機系統(tǒng)添加接口卡時，必須避免端口地址發(fā)生沖突。聲明保留的地址(0F8H~0FFH)，不要使用。IBMPC/XT擴展總線上用A9~A0作為外設端口譯碼（部分譯碼方式），共可尋址210=1K個端口。當A9=0時，尋址主機板上的512個端口；當A9=1時，尋址I/0卡上的512個端口。用戶可使用300H-31FH地址。6.1輸入/輸出接口2024/1/14146.1.4I/O端口的編址方法I/O接口的訪問控制每個端口分配唯一的端口地址。端口讀寫控制的關(guān)鍵：由譯碼器產(chǎn)生片選信號外，還必須將讀/寫控制信號(RD、WR、M/IO)參加接口電路的選通或控制。I/O端口的地址譯碼將來自地址總線上的地址翻譯成為所需要訪問端口的選通信號I/O端口地址譯碼電路結(jié)構(gòu)

接口電路（芯片）尋址：高位地址線與CPU的控制信號進行組合，經(jīng)譯碼電路產(chǎn)生I/O接口電路的片選信號CS，實現(xiàn)系統(tǒng)中的。

片內(nèi)端口尋址：低位地址線直接接到I/O接口電路（芯片）的地址引腳，進行I/O接口芯片內(nèi)的端口尋址。

端口的讀寫控制：輸入需要緩沖，輸出需要鎖存6.1輸入/輸出接口I/O端口單獨編址優(yōu)點：I/O端口的地址空間獨立控制和地址譯碼電路相對簡單專門的I/O指令使程序清晰易讀缺點：I/O指令沒有存儲器指令豐富內(nèi)存空間I/O空間FFFFF0FFFF080x86采用I/O端口獨立編址補充:8088/8086的輸入輸出指令輸入指令I(lǐng)NAL,i8/DX ;字節(jié)輸入INAX,i8/DX ;字輸入輸出指令OUTi8/DX,AL ;字節(jié)輸出OUTi8/DX ;字輸出功能演示功能演示2024/1/14176.2輸入/輸出的控制方式CPU與外設之間數(shù)據(jù)交換的控制方式程序控制的輸入和輸出中斷控制的輸入和輸出直接存儲器存?。―MA）6.2輸入/輸出的控制方式2024/1/14186.2.1程序控制方式程序控制方式靠程序來控制CPU與外設之間實現(xiàn)同步而實現(xiàn)數(shù)據(jù)交換二種具體方式無條件傳送查詢傳送無條件傳送傳送方式：CPU與外設同步操作（外設始終是準備好的），無需查詢外設狀態(tài)而直接進行輸入輸出。接口特點：

簡單，適用于慢速外設（CPU認為需要時，隨時與外設交換數(shù)據(jù)）。如：LED（輸出），乒乓開關(guān)（輸入）6.2輸入/輸出的控制方式2024/1/1419INAL，DX

；地址DX有效（相應片選信號有效），

RD=0，M/IO=0（IOR=0）6.2.1程序控制方式微處理器系統(tǒng)外部輸入設備A0B0A1B1A2B2A3B3A4B4A5B5A6B6A7B7OEDIR234567891817161514131211119譯碼片選IORDIR=1，A→BDIR=0，B→A74LS2456.2輸入/輸出的控制方式無條件傳送

CPU的DB←I/O接口(輸入緩沖器)←外設

CPU的DB→I/O接口(輸出鎖存器)→外設2024/1/1420OUTDX，AL

；地址DX有效(相應片選信號有效)，

WR=0，M/IO=0（IOW=0）6.2.1程序控制方式微處理器系統(tǒng)外部輸出設備D0Q0D1Q1D2Q2D3Q3D4Q4D5Q5D6Q6D7Q7CLKCLR34781314171825691215161974LS37311譯碼片選IOW74LS32+5V16.2輸入/輸出的控制方式無條件傳送

CPU的DB←I/O接口(輸入緩沖器)←外設

CPU的DB→I/O接口(輸出鎖存器)→外設1.無條件傳送方式及其接口在CPU與慢速變化的設備交換數(shù)據(jù)時，可以認為它們總是處于“就緒”狀態(tài)，隨時可以進行數(shù)據(jù)傳送，這就是無條件傳送，或稱立即傳送、同步傳送適合于簡單設備，如LED數(shù)碼管、按鍵/按紐等無條件傳送的接口和操作均十分簡單這種傳送有前提：外設必須隨時處于就緒狀態(tài)無條件傳送：輸入輸出接口K7K1K0+5VD0～D7A0～A15CLKLS06反相驅(qū)動器LS2738D鎖存器LS244三態(tài)緩沖器8000H譯碼+5VLED0LED7…-G-IOW-IORnext: movdx,8000h ;DX指向數(shù)據(jù)端口

inal,dx

;從輸入端口讀開關(guān)狀態(tài)

notal ;反相

outdx,al

;送輸出端口顯示

calldelay ;調(diào)子程序延時

jmpnext ;重復無條件傳送2024/1/14246.2.1程序控制方式查詢傳送一種CPU主動、外設被動的I/O操作方式輸出：CPU查詢“外設BUSY？”，不忙則輸出。輸入：CPU查詢“外設數(shù)據(jù)READY？”，準備好則讀入。接口特點：避免了對端口的“盲讀”、“盲寫”，數(shù)據(jù)傳送的可靠性高，硬件接口相對簡單。缺點：CPU工作效率低，I/O響應速度慢；6.2輸入/輸出的控制方式2024/1/14256.2.1程序控制方式查詢傳送

外設要求：包括狀態(tài)端口和數(shù)據(jù)端口在有多個外設的系統(tǒng)中，CPU的查詢順序由外設的優(yōu)先級確定(P247例6-6)查詢控制的程序流程6.2輸入/輸出的控制方式狀態(tài)端口復位讀/寫數(shù)據(jù)端口YNREADY?讀取狀態(tài)端口2024/1/1426程序查詢方式的輸入接口電路數(shù)據(jù)緩沖器(輸入端口)狀態(tài)緩沖器（輸入端口）輸入設備數(shù)據(jù)端口讀選通狀態(tài)端口讀選通DB(數(shù)據(jù)、狀態(tài))鎖存器輸入數(shù)據(jù)輸入選通RQD＋5V①②④6.2.1程序控制方式6.2輸入/輸出的控制方式查詢傳送READYD0③⑤2024/1/1427程序查詢方式輸出接口電路③⑥⑤輸出選通數(shù)據(jù)鎖存器（輸出端口）狀態(tài)緩沖器(輸入端口)輸出設備RQD＋5VDB（數(shù)據(jù)、狀態(tài)）BUSY(1bit)ACK狀態(tài)端口讀選通數(shù)據(jù)端口寫選通①②6.2.1程序控制方式6.2輸入/輸出的控制方式查詢傳送④2024/1/14288086CPU04H02H03HA/D轉(zhuǎn)換器多路開關(guān)數(shù)據(jù)端口讀選通A0D7D4D0D2D1A7狀態(tài)端口讀選通控制端口寫選通6.2.1程序控制方式6.2輸入/輸出的控制方式查詢方式數(shù)據(jù)采集系統(tǒng)P245例6-4READY2024/1/14296.2.1程序控制方式

DSTOR DB8DUP(?)START: MOV DL,11111000B MOV DI,OFFSETDSTOR

CLDAGAIN: MOV AL,DL AND AL,11101111B;AL=11101000B

OUT 04H,AL

;輸出控制命令到控制端口

CALL DELAY MOV AL,DL ;AL=11111000B

OUT 04H,AL

;輸出控制命令到控制端口POLL: IN AL,03H

;讀狀態(tài)端口

SHL AL,1 JNC POLLIN AL,02H

;讀入數(shù)據(jù)端口STOSBINC DLJNE AGAIN輸出A/D轉(zhuǎn)換命令選擇輸入模擬量檢查是否已經(jīng)完成A/D轉(zhuǎn)換保存數(shù)據(jù)修改輸入模擬量6.2輸入/輸出的控制方式讀入A/D轉(zhuǎn)換數(shù)據(jù)選擇輸入模擬量2024/1/14306.2.2中斷控制方式6.2輸入/輸出的控制方式

6.2.2中斷控制方式CPU被動而外設主動的I/O操作方式較大提高了CPU工作效率，并使系統(tǒng)具有了實時處理功能中斷工作過程外設需要CPU服務時外設→I/O接口→向CPU發(fā)中斷請求，INTR=H

(中斷請求有效)CPU執(zhí)行完當前指令后,(注:若IF=1)CPU→I/O接口→向外設發(fā)中斷響應，INTA=LCPU執(zhí)行中斷服務程序,CPU←→I/O接口←→外設讀寫數(shù)據(jù)中斷方式下CPU執(zhí)行程序流程發(fā)申請中斷服務程序外設主程序2024/1/14316.2.2中斷控制方式6.2輸入/輸出的控制方式中斷傳送方式的特點CPU和外設大部分時間處在并行工作狀態(tài)只在CPU響應外設中斷申請后，進入數(shù)據(jù)傳送的過程。中斷傳送方式提高了CPU的效率。接口特點：避免了CPU反復低效率的查詢，適用于CPU任務繁忙、而數(shù)據(jù)傳送不太頻繁的系統(tǒng)中。缺點:

硬件電路（中斷控制芯片）和處理過程都比較復雜2024/1/14326.2.3直接存儲器存取(DMA)控制方式6.2輸入/輸出的控制方式

6.2.3直接存儲器存取(DMA)控制方式中斷方式不足：雖提高了CPU的效率，但仍然是通過CPU執(zhí)行程序來實現(xiàn)數(shù)據(jù)傳送。中斷響應和處理需要消耗CPU一定時間。DMA方式：外設與內(nèi)存間直接傳送數(shù)據(jù)。DMA的速度取決于MEM的工作速度。早期DMA僅限于外設內(nèi)存間，隨著大規(guī)模集成電路技術(shù)的發(fā)展，還可在外設外設間，內(nèi)存內(nèi)存間進行DMA傳送。DMA特點：傳輸過程不需要CPU；數(shù)據(jù)傳輸速度快，適合大批量數(shù)據(jù)傳輸缺點：增加了硬件復雜性和成本；可能影響中斷響應處理2024/1/1433

DMA

傳送過程CPUDMAC內(nèi)存外設總線響應總線請求DMA請求DMA響應發(fā)送存儲器地址傳送數(shù)據(jù)傳送結(jié)束修改地址并計數(shù)DMA結(jié)束流程圖6.2.3直接存儲器存取(DMA)控制方式6.2輸入/輸出的控制方式DMA時，CPU讓出總線（如AB、DB、IO/M、RD、WR等）由DMA控制器(DMAC)接管后，用DMA方式的工作過程為：①

初始化：CPU設置DMAC的工作方式，將存貯區(qū)首址、傳送字節(jié)數(shù)

DMAC的內(nèi)部Reg。②

請求：外設向DMAC發(fā)出DMA請求，DMAC向CPU發(fā)出HOLD信號。③CPU接收到HOLD信號后，在現(xiàn)行的機器周期結(jié)束后發(fā)出HLDA信號,暫停正在執(zhí)行的程序，且放棄對三總線的控制。④

DMAC回應外設，表示響應該請求⑤DMAC向存貯器送存貯單元地址,并分別向外設及內(nèi)存送IOR及MEMW，完成一次字節(jié)傳送。⑥數(shù)據(jù)塊長度計數(shù)器減一，重復⑤，直到傳送完畢。⑦DMA結(jié)束，撤消DMA請求（HOLD變低)，CPU再次恢復對總線控制權(quán)。6.2.3可編程DMA控制器8237A6.2..3.18237A的內(nèi)部結(jié)構(gòu)6.2.3.28237A的外部引腳及其功能特性6.2.3.38237A內(nèi)部寄存器及其作用返回本章首頁6.2.3.18237A的內(nèi)部結(jié)構(gòu)其內(nèi)部結(jié)構(gòu)如圖6.1所示。1．地址寄存器地址寄存器、基地址寄存器、當前地址寄存器

2．字節(jié)數(shù)寄存器字節(jié)數(shù)寄存器、基本字節(jié)寄存器、當前字節(jié)計數(shù)器圖6.18237A的內(nèi)部結(jié)構(gòu)圖返回本節(jié)6.2.3.28237A的外部引腳及其功能特性8237A的外部引腳共有40個，如圖6.2所示。各引腳功能特性如下：CLK：時鐘頻率，為輸入信號。它控制DMA數(shù)據(jù)傳送的速率及8237A內(nèi)部操作的定時。CS：片選信號，為輸入信號。低電平有效。RESET：復位信號，為輸入信號，高電平有效。READY：準備就緒信號，為輸入信號，高電平有效。ADSTB：地址選通信號，為輸出信號，高電平有效。AEN：地址允許信號，為輸出信號，高電平有效。MEMR：寄存器讀信號，為輸出信號，低電平有效。當此信號有效時，被選中的寄存器單元的內(nèi)容被讀到數(shù)據(jù)總線上。MEMW：寄存器寫信號，為輸出信號，低電平有效。當此信號為低電平時，數(shù)據(jù)總線上的內(nèi)容被寫入被選中的寄存器單元。IOR：I/O設備讀信號，為雙向信號，低電平有效。IOW：I/O設備寫信號，雙向信號，低電平有效。EOP：DMA傳輸結(jié)束信號，雙向信號，低電平有效。DREQ：DMA請求信號，屬輸入信號，高電平有效。DACK：DMA響應信號，屬于輸出信號，高電平有效。HRQ：總線請求信號，屬于輸出信號，高電平有效。HLDA：總線響應信號，屬于輸入信號，高電平有效A7~A4：高4位地址線，雙向信號在進行DMA傳輸時提供高4位地址。A3~A0：低4位地址線，雙向信號。DB7~DB0：8位雙向數(shù)據(jù)線。圖6.28237A引腳功能圖返回本節(jié)6.2.3.38237A內(nèi)部寄存器及其作用1．工作方式（1）單字節(jié)傳輸方式（2）塊傳輸方式（3）請求傳輸方式（4）級連傳輸方式2．方式寄存器8237A的方式寄存器格式如下：其中各位說明如下：D7D6：工作方式選擇?？梢栽谒姆N工作方式中任選一種，見表4.1。表6.1工作方式選擇邏輯D5：地址寄存增減方式選擇。

D4：DMA自動預置功能選擇。D3D2：數(shù)據(jù)傳輸類型選擇。其含義如表4.2所示。D1D0：通道選擇。它用來選擇四個通道。其選擇如表4.3所示。表6.2DMA數(shù)據(jù)傳輸類型選擇3．控制存儲器

表6.3通道選擇D7：DMA響應位D6：DMA請求位D5：擴展寫信號位D4：優(yōu)先級管理D3：時序選擇位D2：允許操作位D0：存儲器間數(shù)據(jù)傳輸允許位各數(shù)據(jù)位說明如下：4．狀態(tài)寄存器狀態(tài)寄存器的格式如下：5．請求寄存器其格式如下：各位的含義如下：D7~D3：未定義。D2：DMA請求標志位。D1~D0：通道選擇位。如表4.4所示。D1D0功

能00011011選擇0通道選擇1通道選擇2通道選擇3通道表6.4通道選擇標志位6．屏蔽寄存器其格式如下：各位的含義如下：D7~D3：未定義。D2：DMA屏蔽設置位。D1~D0：通道選擇位。如表4.5所示。DMA屏蔽標志是通過往屏蔽寄存器中寫入屏蔽字節(jié)來進行設置的。表6.5通道屏蔽選擇D1D0功

能00選擇0通道01選擇1通道10選擇2通道11選擇3通道8237A也可以用綜合屏蔽命令來設置通道的屏蔽觸發(fā)器，其格式如下：7．先/后觸發(fā)器先/后觸發(fā)器是為控制DMA通道中地址寄存器和字節(jié)計數(shù)器的初值而設置的，先/后觸發(fā)器就用來控制這兩次傳輸數(shù)據(jù)的次序的。8．8237A各寄存器的端口地址表6.68237A操作端口地址與命令一覽表返回本節(jié)6.38237ADMA可編程控制在微機系統(tǒng)中的應用6.2.3.3.18237A的編程及其應用6.2.3.3.2編程實例6.2.3.3.38237ADMA可編程控制與微機系統(tǒng)的接口電路返回本章首頁11.3.18237A的編程及其應用1．DMA的系統(tǒng)結(jié)構(gòu)及主要性能圖6.3DMA系統(tǒng)邏輯結(jié)構(gòu)示意圖表6.7PC/AT微機DMA系統(tǒng)的基本性能2．8237A編程（1）初始化通道方式寄存器。（2）預置該通道的基地址和當前地址寄存器（低16位）與頁面寄存器（高4位或高8位）。（3）求傳輸?shù)淖止?jié)數(shù)，將其值減1并預置該通道的基地址及當前字節(jié)（或字節(jié)計數(shù)器）。（4）判斷傳輸?shù)臄?shù)據(jù)量是否已經(jīng)超出邊界，若出界則返回錯誤代碼。（5）開放通道，并允許DREQ請求。返回本節(jié)6.2.3.3.3.2編程實例（1）初始化通道方式寄存器。（2）預置該通道的基地址和當前地址寄存器與頁面寄存器。（3）求傳輸?shù)淖止?jié)數(shù)，將其值減1并預置該通道的基地址及當前字節(jié)。（4）判斷傳輸?shù)臄?shù)據(jù)量是否已經(jīng)超出邊界，若出界則返回錯誤代碼。（5）開放通道，并允許DREQ請求。；初始化通道2；入口參數(shù)：AL=DMA方式字節(jié)；讀盤（DMA寫）=046H；寫盤（DMA讀）=04AH；DH=傳輸?shù)纳葏^(qū)數(shù)；ES：BX=RAM緩沖區(qū)首地址；定義要使用的符號DMAEQU0；第0片DMA通道端口下面為PC/AT機的軟盤驅(qū)動器與存儲器RAM之間進行數(shù)據(jù)交換的實例。DMA1EQU0C0H；第1片DMA通道端口DAM08EUQ08；第0片DMA命令寄存器地址DMA18EUQ0D0H；第1片DMA命令寄存器地址D—SETPROCNEAR；DMA初始化過程

PUSHCX ；保存CX寄存器

CLI ；關(guān)中斷OUTDMA+12，AL；清除先/后觸發(fā)器JMPSHORT$+2；滿足DMA的I/O定時要求；初始化方式寄存OUTDMA+11，AL；寫方式寄存MOVAX，ES；取寄存器RAM段地址MOVCL，4；ROLAX，CL；循環(huán)左移4MOVCH，AL；高4位保存在CHANDAL，0F0H；取低落6位地址ADDAX，BXJNCJ1INCCH；有進位加到高4位地址；初始化地址寄存器和頁面寄存器J1：PUSHAX；保存16位地