FPGA實驗1-實驗報告_第1頁
FPGA實驗1-實驗報告_第2頁
FPGA實驗1-實驗報告_第3頁
全文預(yù)覽已結(jié)束

付費下載

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

《信號與信息處理綜合實驗（FPGA部分）》實驗報告實驗一FPGA使用入門實驗?zāi)康恼莆誌SE13.2集成開發(fā)環(huán)境和Modelsim軟件的使用方法；熟悉S6Card實驗板的使用方法。掌握使用VerilogHDL語言實現(xiàn)常用組合邏輯和時序邏輯的方法。了解Chipscope的功能與使用方法實驗內(nèi)容（1）熟悉S6CARD實驗板；（2）熟悉ISE集成開發(fā)環(huán)境；（3）3比特加法器仿真與上板實驗（4）m序列產(chǎn)生器仿真與在板Chipscope調(diào)試實驗要求按實驗指導(dǎo)書的說明逐步操作，實驗結(jié)束后需經(jīng)教師或助教驗收，并將工作目錄壓縮后重新命名，命名規(guī)則為“組號_lab1.zip(rar)”，并分別撰寫實驗報告，上傳到ftp上的”FPGA學(xué)生作業(yè)/實驗一”文件夾。實驗過程說明熟悉S6CARD實驗板熟悉ISE集成開發(fā)環(huán)境實驗結(jié)果3比特加法器仿真與上板實驗ModelSim前仿真結(jié)果：ModelSim后仿真結(jié)果：m序列產(chǎn)生器仿真與在板Chipscope調(diào)試ModelSim仿真結(jié)果：ChipScopeProAnalyzer仿真結(jié)果

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論