案例6案例6帶數(shù)碼顯示的流水燈6.1預(yù)習(xí)內(nèi)容（1）流水燈的實(shí)現(xiàn)方式：單片機(jī)，那么采用FPGA技術(shù)能否實(shí)現(xiàn)呢？（2）實(shí)驗(yàn)開發(fā)系統(tǒng)只能提供20MHZ的時鐘頻率，能否用此時鐘來控制流水燈？肉眼能否觀察到實(shí)驗(yàn)現(xiàn)象？怎么解決？6.2案例目的熟悉在實(shí)際硬件條件下如何利用QuartusⅡ設(shè)計出簡單的實(shí)用電路。6.3案例環(huán)境LED流水燈又叫跑馬燈，是最基礎(chǔ)的時序邏輯，使用VHDL語言設(shè)計，循環(huán)點(diǎn)亮每個LED。6.4案例原理本實(shí)驗(yàn)使用分頻器，因?yàn)閷?shí)驗(yàn)板上的時鐘為25M，如果不分頻，人眼不可能觀察到LED循環(huán)點(diǎn)亮。圖1流水燈原理框圖6.5案例步驟（1）首先用代碼設(shè)計能滿足肉眼分辨要求的分頻器。（2）設(shè)計顯示部分電路，當(dāng)流水燈跑完一周后數(shù)碼管計數(shù)字加一。（3）把設(shè)計的電路部分都創(chuàng)建為一個符號，在頂層原理圖中調(diào)用以組成電路系統(tǒng)。（4）完成電路的引腳鎖定，分別將各輸入引腳鎖定到按鍵或者跳線上，時鐘輸入端鎖定在開發(fā)試驗(yàn)系統(tǒng)的時鐘輸出引腳上，將計數(shù)的輸出通過譯碼電路（CPLD）連接到7段數(shù)碼管上進(jìn)行顯示。6.6案例報告（1）詳細(xì)敘述流水燈的設(shè)計流程；給出原理圖及其對應(yīng)的仿真波形圖；給出電路的時序分析情況；最后給出硬件測試流程和結(jié)果。（2）需要思考總結(jié)的問題：實(shí)際實(shí)驗(yàn)中往往要用到頻率很低的時鐘（比如1Hz，10Hz），這時往往要用到20M的分頻，考慮如何用比較簡練的形式寫出高效的程序。6.7附錄6.7.1設(shè)計代碼LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYCNTFENISPORT(CLK,RST,EN:INSTD_LOGIC;CQ:OUTSTD_LOGIC_VECTOR(30DOWNTO0);COUT:OUTSTD_LOGIC);ENDCNTFEN;ARCHITECTUREbehavOFCNTFENISBEGINPROCESS(CLK,RST,EN)VARIABLECQI:STD_LOGIC_VECTOR(30DOWNTO0);BEGINIFRST='1'THENCQI:=(OTHERS=>'0');--計數(shù)器異步復(fù)位ELSIFCLK'EVENTANDCLK='1'THEN--檢測時鐘上升沿IFEN='1'THEN--檢測是否允許計數(shù)（同步使能）IFCQI<9999999THENCQI:=CQI+1;--允許計數(shù),ELSECQI:=(OTHERS=>'0');--檢測是否小于9大于9，計數(shù)值清零ENDIF;ENDIF;ENDIF;IFCQI=9999999THENCOUT<='1';--計數(shù)大于9999999，輸出進(jìn)位信號ELSECOUT<='0';ENDIF;CQ<