八、系統(tǒng)總線本章主要內(nèi)容8.1總線概述8.2總線傳輸機制8.3總線結(jié)構(gòu)8.4常用總線8.1總線概述8.1.1總線分類8.1.2總線組成8.1.3總線標準8.1.4總線與三態(tài)門8.1.5總線性能指標總線(BUS)基本概念各功能部件間傳遞信息的公共通路將各功能部件連接起來構(gòu)成一個完整系統(tǒng)計算機體系結(jié)構(gòu)的重要組成部分所有部件都連接到共享的總線上控制簡單，成本低、擴展性好分時使用總線、性能受限總線基本構(gòu)成總線控制器、總線接口、軟件、通信協(xié)議ABCDABCDBUS點對點分散連接共享總線連接總線分類按傳輸方向分

單向傳輸總線、雙向傳輸總線按時序控制分

同步總線、異步總線按信號類型分

數(shù)據(jù)總線、地址總線、控制總線按總線數(shù)量分

并行傳輸總線、串行傳輸總線按連接部件分

片內(nèi)、系統(tǒng)、I/O、外部、處理器總線片內(nèi)總線(CPU內(nèi)各功能單元間的連接）ARMAMBA、Wishbone等系統(tǒng)總線（CPU連接主存、I/O部件的連接）ISA/EISA、PCI、FSB、QPI、DMI等I/O總線(中低速I/O設備間的連接）PCI、EISA、AGP、PCIe、LPC、SPI、SCSI、SATA

外部總線RS232串行總線、USB、火線（IEEE-1394）、eSATA等總線組成數(shù)據(jù)總線

傳送數(shù)據(jù)信息，雙向傳輸總線寬度指標地址總線

傳送地址，單向傳輸控制總線傳送控制信號和時序信號存儲器讀/寫、IO讀/寫、傳輸應答總線請求、總線許可、總線忙中斷請求、中斷響應、時鐘等地址總線I/O接口I/O設備I/O接口I/O設備數(shù)據(jù)總線控制總線DRAM內(nèi)存控制器CPUBIU系統(tǒng)總線總線復用技術可減少引腳，降低成本，性能下降總線設備分類主設備（CPU、協(xié)處理器、DMA控制器）從設備

（內(nèi)存、I/O設備）總線主控技術（I/O設備內(nèi)置DMA控制器）總線標準與特性總線標準關于總線與總線接口的物理特性、電氣特性、功能特性、時間特性的詳細規(guī)范和協(xié)議物理規(guī)范---總線的物理連接方式根數(shù)，插頭，座的形狀，引線的排列方式電氣規(guī)范---定義信號線的傳遞方向及有效電平單/雙向，單端/差分、電平高/低有效及范圍功能規(guī)范---定義信號線的功能時序規(guī)范---總線上各信號有效的時序關系總線與三態(tài)門Q=AAEnable=1Q=ZAEnable=0QAEnable譯碼器DeviceIdDataBUSD0D1D2D3EN0EN1EN2EN3總線輸出控制ABENAB單向AENBAB雙向ENAB總線性能指標總線寬度、總線時鐘頻率，總線傳輸周期總線輸周期包括多個總線時鐘周期（申請，尋址，傳輸，結(jié)束）單時鐘傳輸次數(shù)（DDR=2、QDR=4、AGP*8=8）實際工作頻率=總線時鐘頻率*單時鐘傳輸次數(shù)總線帶寬：總線的最高傳輸速率不考慮申請、尋址等開銷

單位：Byte/s同步總線帶寬=總線寬度×總線時鐘頻率×單時鐘傳輸次數(shù)總線寬度，總線傳輸頻率總線復用機制、總線定時方式、是否允許突發(fā)模式常見總線帶寬例子例8.1

某32位同步總線時鐘頻率為400MHz，每個總線時鐘周期可以傳輸一個機器字，求總線的帶寬是多少，為優(yōu)化總線性能，將總線寬度增加到64位，并采用了QDR技術，一個總線時鐘周期可以傳輸4次，則總線的帶寬是多少，提升了多少倍？解：由同步總線帶寬計算公式，可得

總線帶寬

=4B×400MHz×1=1.6GB/s。改進后的總線帶寬

=8B×400MHz×4=12.8GB/s，提升了8倍。本章主要內(nèi)容8.1總線概述8.2總線傳輸機制8.3總線結(jié)構(gòu)8.4常用總線8.2總線傳輸機制8.2.1總線傳輸過程8.2.2總線的信息傳送8.2.3總線仲裁8.2.4總線定時8.2.1總線傳輸過程總線申請:（總線仲裁）需要使用總線的主部件提出請求（為什么要申請）總線控制器確定將下一個總線使用權(quán)分配給誰地址階段:（總線尋址）主設備經(jīng)總線發(fā)出從設備的存儲器地址或I/O端口地址及相關命令，啟動從設備數(shù)據(jù)階段:(數(shù)據(jù)傳輸）結(jié)束階段:主部件撤消總線請求等有關信息，讓出總線，以便總線控制器重新分配總線使用權(quán)總線事務（BusTransaction）總線事務：總線上主從設備之間的一次信息交換過程一個總線周期中發(fā)生的一系列活動:請求階段、尋址階段、傳輸階段、結(jié)束階段典型事務：存儲器讀，存儲器寫，I/O讀，I/O寫，中斷響應，DMA響應突發(fā)(猝發(fā))傳送事務（BurstMode成組傳送）一次尋址、多個數(shù)據(jù)傳輸階段，傳輸過程不釋放總線8.2.2總線的信息傳送數(shù)據(jù)傳送模式讀、寫操作塊傳送操作（突發(fā)傳送）寫后讀、讀修改寫操作（校驗/存儲保護）廣播廣集操作信息的傳輸方式并行、串行并串行傳送分時傳送并行傳送發(fā)送部件低位高位1接收部件01000000每位數(shù)據(jù)一條傳輸線，并行傳送，采用電位傳送傳送速度快，傳輸距離短（線間串擾，高頻障礙）現(xiàn)代總線向高頻串行總線發(fā)展串行傳送并-串轉(zhuǎn)換串-并轉(zhuǎn)換發(fā)送部件接收部件00000101位信息從低到高位在一條傳輸線上逐位以脈沖方式傳送一條傳輸線，每次一位，先低位，后高位成本低，速度慢，傳輸距離長單工、半雙工、全雙工同步傳輸（公共時鐘，信息幀為多個字節(jié)，時鐘偏移問題，SPI，I2C）異步傳輸（相同頻率時鐘，約定波特率，信息幀為單字節(jié)，無時鐘偏移問題，RS232）異步串行傳送的數(shù)據(jù)格式編碼起始位+數(shù)據(jù)位+校驗位+停止位波特率:每秒鐘傳送的碼元個數(shù)波特率(所有信息)>數(shù)據(jù)傳輸率（有效數(shù)據(jù)）串行傳送方式例8.2若異步串行傳輸?shù)男畔?個起始位、7個數(shù)據(jù)位、1個奇偶校驗位和1個停止位等10個數(shù)位構(gòu)成，線路每秒鐘傳送120個字符，分別計算波特率和數(shù)傳率。

解：

波特率=10位／字符×120字符／秒=1200bps=1200波特

數(shù)傳率=120×7位/秒=840bps高速串行總線編碼效率高速串行總線中傳送多個連續(xù)“1”或連續(xù)“0”容易產(chǎn)生問題必須考慮直流平衡問題（DCBalance）問題通常會將數(shù)據(jù)進行特殊編碼后再進行傳輸如常用的8bit/10bit編碼方式會在5個連續(xù)的“1”或“0”后插入一位“0”或“1”，使得發(fā)送的“0”、“1”數(shù)量保持基本一致，保證信號的直流平衡USB3.0、IEEE1394b、SATA、PCIe、FiberChannel、InfiniBand采用了8b/10b編碼，編碼效率80%部分高速串行總線64b/66b、128b/130b并串行傳送串行傳輸解決了高頻傳輸?shù)膯栴}，但帶寬有限高速串行總線普遍采用多組串行通路并發(fā)來提升總線帶寬如PCIex1、x4、x16中的數(shù)字就是并發(fā)通路數(shù)串行總線帶寬=總線時鐘頻率

×

編碼效率

×

并發(fā)通路數(shù)信息的傳輸方式并行傳送傳輸距離短，線間串繞嚴重串行傳送傳輸距離長，無串繞，頻率高SCSISASPATASATAPCIPCIe并串行傳送高速串行總線PCIe、HT、QPI分時傳送總線功能復用，減少線纜，降低成本，多部件分時使用總線8.2.3總線的仲裁總線仲裁：對總線的使用進行合理的分配和管理解決多個主設備的總線爭用問題主設備要使用總線時，要向總線控制器發(fā)請求信號控制器按優(yōu)先級來決定誰使用總線根據(jù)總線控制器的位置分集中式總線仲裁分布式總線仲裁集中式仲裁鏈式查詢方式計數(shù)器定時查詢方式獨立請求方式鏈式查詢方式控制線3根：總線狀態(tài)BS、總線請求BR、總線授權(quán)BG仲裁過程：監(jiān)控總線狀態(tài)，發(fā)總線請求，等待總線授權(quán)，置總線狀態(tài)，清總線請求響應慢、優(yōu)先級固定、饑餓現(xiàn)象、單點故障敏感中央仲裁器接口1接口2接口n

BS

BR

BG數(shù)據(jù)總線，地址總線計數(shù)器定時查詢方式控制線=2+log2n根總線狀態(tài)BS、總線請求BR、地址計數(shù)線仲裁過程：總線授權(quán)通過設備地址計數(shù)來判別響應慢、優(yōu)先級可變化、故障不敏感、擴展困難總線設備地址計數(shù)BRBS中央仲裁器接口1接口2接口n獨立請求方式控制線2n+1根：總線狀態(tài)信號BS、總線請求BR、總線授權(quán)BG仲裁過程：總線請求，等待總線授權(quán)響應快、優(yōu)先級可靈活變化、

故障不敏感、擴展容易總線（地址線、數(shù)據(jù)線）BR1BR2BRnBG1BG2BGn中央仲裁器接口1接口2接口nBS集中式仲裁總結(jié)鏈式查詢方式計數(shù)器定時查詢獨立請求方式控制線BS、BR、BG

共3根BS、BR、log2n共2+log2nn組（BR、BG）BS、共2n+1根響應速度慢慢快優(yōu)先級優(yōu)先級固定可作適當變化可作靈活的變化故障敏感度非常敏感不敏感不敏感擴展方式容易難容易8.2.4總線定時總線定時：通信雙方如何獲知傳輸開始和傳輸結(jié)束，通信雙方如何配合？同步方式：用公共時鐘對傳輸過程進行控制適合快速設備、傳輸距離短、取決于最慢設備性能異步方式：用應答信號對傳輸過程進行控制非互鎖、半互鎖和全互鎖，適合慢速設備半同步方式：結(jié)合同步方式和異步方式的特點在同步時鐘的控制下進行采樣和應答分離事務通信方式例子例8.4假定某總線的時鐘頻率為1GHz，每次總線傳輸需要1個時鐘周期，總線的數(shù)據(jù)總線寬度為64位，存儲器的存儲周期為2個時鐘周期，求同步方式下CPU從該存儲器中讀一個存儲字時總線的數(shù)據(jù)傳輸率為多少？

解：總線時鐘周期=1/f=1/1GHz=1ns

則同步方式下存儲器讀操作步驟尋址階段：需要一個總線周期時間，1ns存儲器讀數(shù)據(jù)并傳輸?shù)綌?shù)據(jù)總線：需要一個存儲周期，2nsCPU從數(shù)據(jù)總線取走數(shù)據(jù)：需要一個總線周期1ns

則同步方式下從主存讀一個存儲字的總時間T=4ns

數(shù)據(jù)傳輸率=8B/4ns=2GB/s本章主要內(nèi)容8.1總線概述8.2總線傳輸機制8.3總線結(jié)構(gòu)8.4常用總線總線連接方式總線排列及與其它各部件的連接方式影響計算機系統(tǒng)性能單總線結(jié)構(gòu)雙總線結(jié)構(gòu)三總線結(jié)構(gòu)高性能總線結(jié)構(gòu)單總線結(jié)構(gòu)總線結(jié)構(gòu)簡單，使用靈活，擴充容易統(tǒng)一編址，簡化指令系統(tǒng)，存儲空間減少共享總線，分時使用，通信速度慢高速設備的高速特性得不到發(fā)揮I/O接口I/O設備CPU系統(tǒng)總線擴展槽TimerDMA控制器BIOS中斷控制器顯卡磁盤接口DRAM雙總線結(jié)構(gòu)1(主存為中心)存儲總線有效降低系統(tǒng)總線負載，提升了并行性需增加專門的I/O指令，存儲空間擴大結(jié)構(gòu)簡單，系統(tǒng)擴展容易

Intel386ESIA總線CPU系統(tǒng)總線BIOS存儲總線芯片組擴展槽I/O接口I/O設備I/O接口I/O設備DRAM雙端口存儲控制器雙總線結(jié)構(gòu)2(橋接器架構(gòu))慢速設備通過I/O總線相連系統(tǒng)總線與I/O總線通過橋接器相連Intel486VESA總線BIOSCPU局部總線擴展槽顯卡板載IO芯片組ISA橋ISA總線DRAMSCSI高速網(wǎng)卡三總線結(jié)構(gòu)高速與低速傳輸活動分離將I/O設備與主存之間的通信與處理器的活動分離高速設備靠近CPU，慢速設備遠離CPU不同層次總線之間采用橋接方式連接和緩沖BIOSHOST總線擴展槽ISA總線CPUPCI橋DRAM顯卡PCI/ISA橋磁盤PCI總線串口并口TimerPCI/PCI橋總線結(jié)構(gòu)與系統(tǒng)性能關系最大存儲容量單總線系統(tǒng)中,內(nèi)存要為外設保留一些地址指令系統(tǒng)單總線系統(tǒng)中,無須專門的I/O指令雙總線系統(tǒng)中,設有專門的I/O指令吞吐量三總線系統(tǒng)比單總線系統(tǒng)要大得多采用南北橋結(jié)構(gòu)的奔騰機系統(tǒng)總線結(jié)構(gòu)采用前端總線的南北橋結(jié)構(gòu)IA-64MCHAGP4XDDR2DDR26ChannelAudio4USBPortsFlashBIOSIntelPentium4ProcessorGB/sMB/s3.2GB/sDualChannelFSB3.2GB/s>1133IntelHubArchitectureICH2ATA100MB/s2IDE

ChannelsLANInterfacePCI82925XEMCHPCIExpress*x16GraphicsIntel@HighDefinitionAudio4PCIExpress*x18Hi-SpeedUSB2.0PortsDDR2DDR24SerialATAPorts6PCIIntel@MatrixStorageTechnologyBIOSSupportsHTTechnologyIntelPentium4ProcessorExtremeEditionGB/sMB/sMB/sMB/s8.5GB/sDualChannelFSB8.5GB/s8.0500601332GB/sDMIICH6RMCH與ICHCPUMCH地址線32~40位+選通位數(shù)據(jù)線64位+選通位請求線4位其他控制信號FSBSMBUSBIOSUSBGPIOIDERTC中斷控制器電源管理SMIIntelICHHub接口LPC聲卡PCI網(wǎng)絡接口內(nèi)部總線QPI方案與PCH方案FSB與QPICPUMCH地址線32~40位+選通位數(shù)據(jù)線64位+選通位請求線4位其他控制信號FSBCPUIOH20對差分數(shù)據(jù)線QPI1對差分時鐘線20對差分數(shù)據(jù)線1對差分時鐘線本章主要內(nèi)容總線概述總線傳輸機制總線結(jié)構(gòu)常用總線總線標準化不同廠家的相同功能部件可互換使用ISAEISAVESAAGPPCI常用總線ISA/EISA/VESAPCI/PCI-XNGIOFutureI/OInfiniBandAGPUSBIBMPC/XTIBMPC／XT總線是1981年與IBM個人計算機同時推出的，是IBMPC／XT微機所用的總線，針對Intel8088芯片設計。開放式結(jié)構(gòu)，用戶可在PC／XT機底板上使用總線擴展插座，通過接口板使I/O設備與主機相連。PC／XT總線定義了62根信號線。數(shù)據(jù)線8根地址線20根控制線26根（含時鐘信號）電源5根地線3根。ISA總線ISA（industrialstandardarchitecture）總線標準是IBM公司1984年為推出PC/AT機而建立的系統(tǒng)總線標準，所以也叫AT總線。為286計算機制定的工業(yè)標準總線?？偩€寬度16位，總線頻率8MHz。ISA總線有98只引腳。80286至80486時代應用非常廣泛，以至于奔騰機中還保留有ISA總線插槽。ISA/EISAEISA（ExtendedIndustryStandardArchitecture即擴展工業(yè)標準結(jié)構(gòu)總線）32位中央處理器（386、486、586等等）總線擴展工業(yè)標準。總線寬度32位、16MHzVESAvideoelectronicsstandardassociationVESA）總線是1992年由60家附件卡制造商聯(lián)合推出的一種局部總線，簡稱為VL(VESAlocalbus)總線該總線系統(tǒng)考慮到CPU與主存和Cache的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設備通過VL總線與CPU總線相連，所以VL總線被稱為局部總線。數(shù)據(jù)、地址總線寬度均為32位。尋址空間為4GB?？偩€最高傳輸率為133MB/S.是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。PCIPCI（PeripheralComponentInterconnect是美國SIG（即美國計算機協(xié)會專業(yè)集團）推出的新一代64位總線。頻率為33MHz，峰值傳輸率為132Mbyte/s。486系列采用ISA和EISA總線，而奔騰或586系列主板采用了PCI總線。586系列主板應該淘汰傳統(tǒng)的EISA總線，但很多用戶還在使用ISA總線或EISA總線接口卡，所以大多數(shù)586系列主板仍保留了EISA總線。PCI總線結(jié)構(gòu)處理器處理器主存控制器主存PCI設備PCI設備HOST橋主設備目標設備PCI/LEGACY總線橋PCI/PCI橋LEGACY設備LEGACY設備PCI設備PCI設備HOST總線PCI總線PCI總線LEGACY總線（遺留）PCI總線特點支持總線主控技術，允許智能設備在適當?shù)臅r候取得總線控制權(quán)以加速數(shù)據(jù)傳輸；支持猝發(fā)傳輸模式。不受CPU速度和結(jié)構(gòu)的限制；與ISA／EISA／MCA兼容；預留擴展空間，支持64b數(shù)據(jù)和地址；數(shù)據(jù)寬度32位，時鐘頻率33MHz，最大數(shù)據(jù)傳輸速率為133MB/s；同步時序、集中式仲裁。PCI總線局限性多PCI設備共享總線的帶寬。多PCI設備共享一組信號線，因此受插板插入位置的影響，會產(chǎn)生微妙的信號畸變。實際上在33MHz的PCI總線情況下，只能用到4個插槽；在66MHz下，只能用到2個插槽。在PCI總線中是采用內(nèi)存映射I/O，這也影響了系統(tǒng)的整體性能。CPU讀寫動作頻率要與PCI總線的動作頻率同步，所以就延緩了CPU指令的執(zhí)行速度。AGP處理器是發(fā)展速度最快的設備，為了消除外圍設備的連接瓶頸，需不停的改進總線技術，其中為了適應個別硬件設備對于傳輸帶寬的急劇增長的需求，局部總線的改進更是頻繁。AGP總線就是局部總線的一種。AGP（AcceleratedGraphicsPort）即高速圖形接口。專用于連接主板上的控制芯片和AGP顯示適配卡，為提高視頻帶寬而設計的總線規(guī)范。AGPAGP1.0規(guī)范1.0版由Intel于1996年7月發(fā)布，工作頻率為66MHz，工作電壓為3.3v，分為1x和2x模式，數(shù)據(jù)傳輸帶寬分別為266MB/s和533MB/s。1998年5月份，AGP2.0版規(guī)范發(fā)布，工作電壓降低到了1.5v，并且增加了4x模式，數(shù)據(jù)傳輸率為1066MB/s.AGP總線獨立于PCI總線，在具有AGP總線的系統(tǒng)中，PCI總線可以被用于其它的數(shù)據(jù)傳輸，比如IDE/ATA、USB控制器等等的數(shù)據(jù)傳輸。AGP可以帶來更快的視頻性能，而且還允許AGP顯卡直接訪問系統(tǒng)內(nèi)存，緩解了對于顯存容量的需要，有效的控制了顯卡的制造成本。Today’sPC采用前端總線的南北橋結(jié)構(gòu)IA-64MCHAGP4XDDR2DDR26ChannelAudio4USBPortsFlashBIOSIntelPentium4ProcessorGB/sMB/s3.2GB/sDualChannelFSB3.2GB/s>1133IntelHubArchitectureICH2ATA100MB/s2IDE

ChannelsLANInterfacePCI82925XEMCHPCIExpress*x16GraphicsIntel@HighDefinitionAudio4PCIExpress*x18Hi-SpeedUSB2.0PortsDDR2DDR24SerialATAPorts6PCIIntel@MatrixStorageTechnologyBIOSSupportsHTTechnologyIntelPentium4ProcessorExtremeEditionGB/sMB/sMB/sMB/s8.5GB/sDualChannelFSB8.5GB/s8.0500601332GB/sDMIICH6R下一代總線技術PCI-X(Compaq、IBM、HP)NGIO(Intel1998)FeatureIO(Compaq、IBM、HP、Adaptec)InfiniBandPCI-X局部總線為解決Intel架構(gòu)服務器中PCI總線的瓶頸問題，Compaq、IBM和HP公司決定加快加寬PCI芯片組的時鐘速率和數(shù)據(jù)傳輸速率，使其分別達到133MHz和1GB/s。利用對等PCI技術和Intel公司的快速芯片作為智能I/O電路的協(xié)處理器來構(gòu)建系統(tǒng)，這種新的總線稱為PCI-X。PCI-X技術能通過增加計算機中央處理器與網(wǎng)卡、打印機、硬盤存儲器等各種外圍設備之間的數(shù)據(jù)流量來提高服務器的性能。與PCI相比，PCI-X擁有更寬的通道、更優(yōu)良的通道性能以及更好的安全性能。CompactPCICompactPCI的意思是“堅實的PCI”，是當今第一個采用無源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標準加歐式卡的工業(yè)組裝標準，是當今最新的一種工業(yè)計算機標準。在PCI總線基礎上改造而來，提供滿足工業(yè)環(huán)境應用要求的高性能核心系統(tǒng)，同時還考慮利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來擴充系統(tǒng)的功能。PCI-EXPRESS3GIOPCIExpress采用設備間的點對點串行連接。允許每個設備都有自己的專用連接，是獨占的，并不需要向整個總線請求帶寬，同時利用串行的連接特點將能輕松將數(shù)據(jù)傳輸速度提到一個很高的頻率，達到遠超出PCI總線傳輸速率。串行連接能大大減少電纜間的信號干擾和電磁干擾，由于傳輸線條數(shù)有所減少，更能節(jié)省空間和連接更遠的距離。單個基本的PCIExpress連接是一種單雙單工連接，一個單獨的基本的PCIExpress串行連接就是兩個獨立的通過不同的低電壓對驅(qū)動信號實現(xiàn)的連接，一個接受對和一個發(fā)送對（共四組線路）。PCI-EXPRESS采用QPI總線的計算機系統(tǒng)總線結(jié)構(gòu)X58IOHBIOSSupportUpto32eachQPI25.6GB/s500MB/s3Gb/sDMI2GB/sICH10DDR38.5Gb/sDDR38.5Gb/sDDR38.5Gb/sIntelCoreTMI7Processor480Mb/sLPC/SPI6SATAIntelHighDefinitionAudioeach1GB/sPCIExpress*2.032lanes