公司地址430070湖北省武漢市洪山區(qū)徐東大申請人華中科技大學(xué)限公司4222951、大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別執(zhí)行S2-S3的步驟進行51、大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別執(zhí)行S2-S3的步驟進行信號校正；S2、對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理，得到預(yù)處理后的采樣信號；53、構(gòu)建幅度相位校正模型，基于預(yù)處理后的采樣信號，計算相位校正因子和幅度校正因子對待校準(zhǔn)通道信號進行迭代校正運算，輸出校正后的信號；54、當(dāng)所有分組均進行完校正后，得到M組校正后的信號，本輪信號校正完成。一種基于FPGA的射頻接收端多通道幅度相每組包括一個參考通道信號和一個待校準(zhǔn)通道因子和幅度校正因子對待校準(zhǔn)通道信號進行迭號校正完成。本設(shè)計在保證幅相校正精度的同21.一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特征在于：包括如下步驟：S1、大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別執(zhí)行S2-S3的步驟進行信號校正；S2、對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理，得到預(yù)處理后的采樣信號；S3、構(gòu)建幅度相位校正模型，基于預(yù)處理后的采樣信號，計算相位校正因子和幅度校正因子對待校準(zhǔn)通道信號進行迭代校正運算，輸出校正后的信號；S4、當(dāng)所有分組均進行完校正后，得到M組校正后的信號，本輪信號校正完成。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特征在于：所述S1中，大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，設(shè)定其中任意一個通道為參考通道信號A(t),其余M個通道為待校準(zhǔn)通道信號{B??(t)、B?2(t)…組，每組分別執(zhí)行S2-S3的步驟進行相位幅度校準(zhǔn)運算。3.根據(jù)權(quán)利要求1所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特征在于：所述S2中，對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理：若{A(n)、Bm(n)}的帶寬小于其信號中心頻率的10%,則令{A(n)、B(n)}作為預(yù)處理后的采樣信號{A(n)、B?(n)}輸出；(n)進行濾波迭代運算，得到濾波后的待校準(zhǔn)通道信號B?(n),令{Aa(n)、B?(n)}作為預(yù)處理后的采樣信號輸出。4.根據(jù)權(quán)利要求3所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特征在于：所述S2中，利用頻域LMS濾波器對B(n)進行濾波迭代運算：(f),對平滑后的待校正通道信號B(n)進行快速傅里葉變換得到頻域的待校正通道信號N(f),設(shè)頻域LMS濾波器的系數(shù)為W(K),令K=0,設(shè)定頻域LMS濾波器的系數(shù)的初始值為W(0);將參考通道信號M(f)進行延時后得到Mde?(f),Mde?(f)與L(K)計算誤差，得到參考通道信號與待校準(zhǔn)通道信號之間的誤差值e(K):S23、若誤差值e(K)大于設(shè)定閾值且未達到最大迭代次數(shù)，則更新更新頻域LMS濾波器的系數(shù)：W(K+1)=W(K)+μ(K)*e(K)*N?(f);3若誤差值e(K)小于設(shè)定閾值或者達到最大迭代次數(shù)，則將L(K)進行快速傅里葉逆變5.根據(jù)權(quán)利要求1所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特的參考通道的信號A(n)的I路信號和Q路信號分別為I(n)、Q(n),令預(yù)處理后的待校正通S34、基于第s次校正的幅度校正因子和相位校正因子對待校正通道信號進行校正，得6.根據(jù)權(quán)利要求5所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特其中，PRa為第s次校正中參考通道信號與第s次校正的待校正通道信號之間的功率7.根據(jù)權(quán)利要求6所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特針對PRab設(shè)計限制位寬的除法器，設(shè)定除法器的除數(shù)和被除數(shù)的位寬，被除數(shù)位寬48.根據(jù)權(quán)利要求5所述的一種基于FPGA的射頻接收端多通道幅度相位校正方法，其特利用快速傅里葉變換計算出參考通道信號Aa(n)與第s次校正的待校正通道信號Bm(n)S34中，基于第s次校正的幅度校正因子和相位校正因子對待校正通道信號進行校正，采樣分組模塊：用于大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信5號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別進行信號校正；預(yù)處理模塊：對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理，得到預(yù)處理后的采樣信號；幅度相位校正模塊：用于構(gòu)建幅度相位校正模型，基于預(yù)處理后的采樣信號，計算相位校正因子和幅度校正因子對待校準(zhǔn)通道信號進行迭代校正運算，輸出校正后的信號；數(shù)據(jù)整合模塊：用于在所有分組均進行完校正后，得到M組校正后的信號，完成本輪信號校正。10.一種基于FPGA的射頻接收端多通道幅度相位校正設(shè)備，其特征在于，包括存儲器和處理器，所述存儲器，用于存儲計算機程序代碼，并將所述計算機程序代碼傳輸給所述處理所述處理器，用于根據(jù)所述計算機程序代碼中的指令執(zhí)行如權(quán)利要求1至8任意一項所述的基于FPGA的射頻接收端多通道幅度相位校正方法。6基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)技術(shù)領(lǐng)域[0001]本發(fā)明涉及一種基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)，具體適背景技術(shù)[0002]目前5G正在進一步融入大家的生活中，而5G技術(shù)的核心技術(shù)包括大規(guī)模多輸入多高了頻譜利用率、降低發(fā)射功率、增加了系統(tǒng)容量。同時，大量天線的使用能夠簡化功率控制，并有效克服信道的頻率選擇性衰落。然而，大規(guī)模MIMO系統(tǒng)也面臨新的挑戰(zhàn)，關(guān)鍵之一便是多通道幅相校正問題。在大規(guī)模MIMO系統(tǒng)中，各通道間硬件的微小差異、天線的耦合、環(huán)境的干擾等，都會導(dǎo)致接收端不同通道間的幅度和相位不一致，進而影響系統(tǒng)正常工作。為保證系統(tǒng)正常工作，必須實現(xiàn)高精度的幅相校準(zhǔn)技術(shù)，解決這一問題對提升系統(tǒng)性能至關(guān)重要。[0003]目前的多通道幅相校正系統(tǒng)大多為模擬電路，模擬電路針對特定的射頻收發(fā)系統(tǒng)能實現(xiàn)較高精度的幅相校正，如使用增益控制放大器、模擬移相器等。但是其開發(fā)周期長，且不易修改。一旦通信裝置調(diào)整，如修改通信協(xié)議、更換通信參數(shù)，或者是環(huán)境條件發(fā)生較而目前無線通信技術(shù)發(fā)展迅速，模擬的幅相校正電路已不再適合當(dāng)下的大環(huán)境。[0004]在這一背景下，軟件無線電技術(shù)應(yīng)運而生，其通過軟件配置實現(xiàn)無線通信中各種參數(shù)的配置，包括基帶信號類型、采樣率、信號傳輸帶寬以及射頻頻段等。同時軟件無線電平臺不僅能實現(xiàn)基帶信號處理，還能對中頻信號進行編程和重構(gòu)。在眾多軟件無線電開發(fā)行數(shù)據(jù)處理，特別適用于無線通信中復(fù)雜算法的實現(xiàn)以及高速信還能根據(jù)不同的通信任務(wù)進行動態(tài)重構(gòu)，開發(fā)人員可根據(jù)應(yīng)用場景快速更換算法或優(yōu)化邏[0005]目前使用FPGA進行幅相校正一般只能對窄帶信號進行校正，校正寬帶信號時，校正時間長，精度低；同時目前的幅相校正算法消耗的FPGA邏輯資源多，無法在資源受限的[0006]綜上所述，研發(fā)一套基于FPGA的多通道幅相校準(zhǔn)系統(tǒng)，不僅能有效解決大規(guī)模MIMO系統(tǒng)中的幅相校正難題，還能滿足未來無線通信系統(tǒng)對高靈活性、低功耗和高集成度的需求，推動無線通信技術(shù)邁向新的高度，對整個通信領(lǐng)域的發(fā)展具有深遠(yuǎn)的意義。發(fā)明內(nèi)容[0007]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的無法精確快速校正寬帶信號的問題，提供了一種精確快速校正寬帶信號的基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)。7[0009]第一方面，本發(fā)明提供了一種基于FPGA的射頻接收端多通道幅度相位校正方法，包括如下步驟：[0010]S1、大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別執(zhí)行S2-S3的步驟進行信號校正；[0011]S2、對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理，得到預(yù)處理后的采樣信號；[0012]S3、構(gòu)建幅度相位校正模型，基于預(yù)處理后的采樣信號，計算相位校正因子和幅度校正因子對待校準(zhǔn)通道信號進行迭代校正運算，輸出校正后的信號；[0014]所述S1中，大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，設(shè)定其中任意一個通道為參考通道信號A(t),其余M個通道為待校準(zhǔn)通道信號{B?(t)、B??(t)…Bm(t)…BM(t)};每一個待校準(zhǔn)通道信號B(t)分別與參考通道信號A(t)進行組合為一組，每組分別執(zhí)行S2-S3的步驟進行相位幅度校準(zhǔn)運算。[0015]所述S2中，對每組接收到的信號進[0016]首先，采用漢寧窗函數(shù)對接收到的信號進行平滑截斷得到平滑后的信號{A(n)、[0017]若{A(n)、Bm(n)}的帶寬小于其信號中心頻率的10%,則令{A。(n)、B(n)}作為預(yù)[0018]若{A(n)、Bm(n)}的帶寬大于等于其信號中心頻率的10%,則利用頻域LMS濾波器對Bm(n)進行濾波迭代運算，得到濾波后的待校準(zhǔn)通道信號B(n),令{Aa(n)、B?(n)}作為預(yù)處理后的采樣信號輸出。[0019]所述S2中，利用頻[0020]S21、對平滑后的參考通道信號A(n)進行快速傅里葉變換得到頻域的參考通道信號M(f),對平滑后的待校正通道信號Bm(n)進行快速傅里葉變換得到頻域的待校正通道信號N(f),設(shè)頻域LMS濾波器的系數(shù)為W(K),令K=0,設(shè)定頻域LMS濾波器的系數(shù)的初始值為W[0023]將參考通道信號M(f)進行延時后得到Mde?(f),Mde1(f)與L(K)計算誤差，得到參考通道信號與待校準(zhǔn)通道信號之間的誤差值e(K):[0025]S23、若誤差值e(K)大于設(shè)定閾值且未達到最大迭代次數(shù)，則更新更新頻域LMS濾波器的系數(shù)：[0027]其中μ(K)為迭代步長，μ(K)=kμ(K-1)+b*e2(K—1),k為實際測試中動態(tài)調(diào)整的系[0028]若誤差值e(K)小于設(shè)定閾值或者達到最大迭代次數(shù)，則將L(K)進行快速傅里葉逆變換，得到濾波后的待校準(zhǔn)通道信號B?(n)。8[0029]所述S3包括：理后的參考通道的信號A(n)的I路信號和Q路信號分別為I(n)、Qa(n),令預(yù)處理后的待校正通道的信號B?(n)為第1次校正時的待校正通道的信號B?(n)?,B?(n)?的I路信號和Q路信號分別為I(n)?、Q?(n)?;進而計算第s次校正的相位校正因子；[0033]S34、基于第s次校正的幅度校正因子和相位校正因子對待校正通道信號進行校[0034]若幅度校正因子ARb或相位差△φ3不滿足設(shè)定閾值，則令s=s+1,B[0035]若幅度校正因子ARb與相位差△φ3均滿足設(shè)定閾值或達到最大迭代次數(shù)，將校正結(jié)果B?(n)s+1作為校正后的信號輸出。[0038]其中，PR為第s次校正中參考通道信號與第s次校正的待校正通道信號之間的功率比；[0040]其中，I?(n)[0041]針對PRa/b設(shè)計限制位寬的除法器，設(shè)定除法器的除數(shù)和被除數(shù)的位寬，被除數(shù)位[0043]除數(shù)位寬divisor為：9[0049]針對AR的開根號模塊設(shè)置其輸入位寬，使其與除法器商的小數(shù)和整數(shù)部分的[0053]利用快速傅里葉變換計算出參考通道信號A(n)與第s次校正的待校正通道信號[0058]其中，I?(n)s+1校正結(jié)果中輸給所述處理器；[0065]所述處理器，用于根據(jù)所述計算機程序代碼中的指令執(zhí)行前述的基于FPGA的射頻接收端多通道幅度相位校正方法。[0067]1、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正方法中在進行信號采樣后，加入漢寧窗對采樣信號進行平滑處理，同時避免了采樣點個數(shù)為非信號周期整數(shù)情[0068]2、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正方法中在對信號進行幅相校正時，設(shè)計了一種針對寬帶信號的變步長頻域LMS濾波器，對寬帶信號進行頻域均[0069]3、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正方法中在進行幅度校正時，針對幅度校正需要的除法器和開根號模塊，根據(jù)幅度校正精度，設(shè)計了一種限制位寬[0070]4、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正方法中在進行相位校正時，對使用的cordic算法的Verilog實現(xiàn)進行優(yōu)化，根據(jù)cordic的計算原理，建立迭代輪次和cordic正切表的地址值之間的計算關(guān)系，優(yōu)化算法實現(xiàn)邏輯，減少FPGA的邏輯資源消[0071]5、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正系統(tǒng)包括：采樣分組模塊、預(yù)處理模塊、構(gòu)幅度相位校正模塊、數(shù)據(jù)整合模塊；該系統(tǒng)用于實現(xiàn)如上述任一技術(shù)方案中提供的基于FPGA的射頻接收端多通道幅度相位校正方法的步驟。因此，該系統(tǒng)同時包括如上述任一技術(shù)方案中提供的基于FPGA的射頻接收端多通道幅度相位校正方法的全部[0072]6、本發(fā)明一種基于FPGA的射頻接收端多通道幅度相位校正設(shè)備包括處理器以及存儲器，存儲器用于存儲計算機程序代碼，并將計算機程序代碼傳輸給所述處理器，處理器用于根據(jù)計算機程序代碼中的指令執(zhí)行上述任一技術(shù)方案中提供的基于FPGA的射頻接收端多通道幅度相位校正方法。因此，該設(shè)備同時包括如上述任一技術(shù)方案中提供的基于FPGA的射頻接收端多通道幅度相位校正方法的全部有益效果，在此不再贅述。附圖說明[0073]圖1是本發(fā)明的方法流程圖。[0074]圖2是實施例1中變步長頻域LMS濾波器的示意圖。[0075]圖3是實施例1中多通道幅度相位校正前、后的波形對比圖。[0076]圖4是本發(fā)明的系統(tǒng)示意圖。[0077]圖5是本發(fā)明的設(shè)備圖。[0078]圖6是本發(fā)明的實施例1中cordic算法的向量和旋轉(zhuǎn)模式示意圖。具體實施方式[0079]以下結(jié)合附圖說明和具體實施方式對本發(fā)明作進一步詳細(xì)的說明。[0080]實施例1:11[0081]參見圖1至圖3,本發(fā)明的一種基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)，通過在采樣時加入漢寧窗函數(shù)，避免了采樣點個數(shù)為非信號周期整數(shù)情況下，出現(xiàn)頻譜泄露，導(dǎo)致校正精度下降的問題；同時設(shè)計頻域均衡濾波器，使得整個方法能夠校正窄帶和寬帶信號。并且在進行幅度校正時，根據(jù)幅度差閾值設(shè)計開平方根模塊和除法模塊的位寬；在進行相位校正時使用cordic算法，建立迭代輪次和cordic正切表的地址值之間的計算關(guān)系，減少邏輯資源消耗，提高校正精度；最后利用以太網(wǎng)回傳校正數(shù)據(jù)，保證校正的準(zhǔn)確進行。[0082]本發(fā)明的一種基于FPGA的射頻接收端多通道幅度相位校正方法的具體流程如下：[0083]S1、大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，對接收到的信號進行分組，每組包括一個參考通道信號和一個待校準(zhǔn)通道信號，以組為單位分別執(zhí)行S2-S3的步驟進行信號校正；[0084]大規(guī)模多輸入多輸出系統(tǒng)中，射頻接收端實時接收每個通道的信號，設(shè)定其中任意一個通道為參考通道信號A(t),其余M個通道為待校準(zhǔn)通道信號{B?(t)、B?2(t)…Bb(t)…BM(t)};每一個待校準(zhǔn)通道信號B(t)分別與參考通道信號A(t)進行組合為一組，每組分別執(zhí)行S2-S3的步驟進行相位幅度校準(zhǔn)運算。[0085]實質(zhì)上，每個通道傳輸?shù)亩际窍嗤男盘?，只是由于傳輸過程中的損失、干擾以及誤差造成了不同通道接收的信號存在區(qū)別。[0086]S2、對每組接收到的信號進行采樣，對采樣后的信號進行預(yù)處理，得到預(yù)處理后的采樣信號；[0087]采集射頻前端的信號，通過漢寧窗函數(shù)對采樣信號進行處理得到離散的參考通道采樣信號和待校準(zhǔn)通道采樣信號；[0088]在對信號進行采樣時，加入漢寧窗函數(shù)，降低因頻譜泄露而導(dǎo)致幅相校正精度降低的影響。[0089]具體為，射頻前端的信號分為參考通道信號A(t)和待校準(zhǔn)通道信號B(t),這里t表示連續(xù)的時間。[0090]對參考通道信號A(t)進行采樣，得到離散的參考通道信號Aa(n),對待校準(zhǔn)通道信號Bm(t)進行采樣，得到離散的待校正通道信號Bm(n);[0091]離散的參考通道信號Aa(n)與離散的待校正通道信號Bm(n),經(jīng)過漢寧窗后，得到平滑后的參考通道采樣信號A(n)和平滑后的待校準(zhǔn)通道采樣信號Bm(n);[0092]若{A(n)、Bm(n)}的帶寬小于其信號中心頻率的10%,則令{A。(n)、B(n)}作為預(yù)[0093]若{Aa(n)、Bbm(n)}的帶寬大于等于其信號中心頻率的10%,則利用頻域LMS濾波器對Bm(n)進行濾波迭代運算，得到濾波后的待校準(zhǔn)通道信號B?(n),令{Aa(n)、B?(n)}作為預(yù)處理后的采樣信號輸出。[0094]將信號A(n)、B.(n),輸入到一種改進型的頻域LMS濾波器中，對參考通道和待校正通道的信號進行頻域均衡，整體的變步長頻域LMS濾波器的結(jié)構(gòu)框圖如圖2所示。[0095]利用頻域LMS濾波器對Bm(n)進行濾波迭代運算：[0096]S21、對平滑后的參考通道信號A(n)進行快速傅里葉變換(FFT)得到頻域的參考通道信號M(f),對平滑后的待校正通道信號Bm(n)進行快速傅里葉變換得到頻域的待校正理后的參考通道的信號Aa(n)的I路信號和Q路信號分別為Ia(n)、Qa(n),令預(yù)處理后的待校正通道的信號B?(n)為第1次校正時的待校正通道的信號B?(n)?,B?(n)?的I路信號和Q路信[0108]假設(shè)接收到的基帶I、Q信號表示為復(fù)數(shù)形式I+jQ,則當(dāng)前采樣的樣本功率計算公第s次校正的幅度校正因子ARab:針對PRa/設(shè)計限制位寬的除法器，以減少FPGA邏輯資源消耗。設(shè)定除法器的除數(shù)和被除數(shù)的位寬，位寬根據(jù)除數(shù)和被除數(shù)的大小確定，即被除數(shù)位寬dividend為：[0119]除數(shù)位寬divisor為：[0125]針對AR的開根號模塊設(shè)置其輸入位寬，使其與除法器商的小數(shù)和整數(shù)部分的位寬一致，設(shè)置開根號模塊輸出位寬為：進而計算第s次校正的相位校正因子；[0129]利用快速傅里葉變換計算出參考通道信號A(n)與第s次校正的待校正通道信號B.(n)相位差的正切值tan(△q),使用cordic算法計算相位差△φ3的角度值，得到第s次校正的相位校正因子：[0131]設(shè)置cordic算法的迭代輪次為16,同時通過遞增的方式索引cordic正切表值，即每次迭代不再重新計算cordic正切表地址值，而是根據(jù)上次迭代的表地址值遞增；例如，在第n次迭代中，只需要在前一次迭代基礎(chǔ)上增加一個固定的地址增量。[0132]S34、基于第s次校正的幅度校正因子和相位校正因子對待校正通道信號進行校[0134]其中，I?(n)s+1校正結(jié)果中的I路信號，也是第s+1次校正中的待校正通道的I路信[0135]若幅度校正因子AR或相位差△φ不滿足設(shè)定閾值，則令s=s+1,將校正結(jié)果B?[0136]若幅度校正因子ARb與相位差△φ3均滿足設(shè)定閾值或達到最大迭代次數(shù)，將校正結(jié)果B?(n)s+1作為校正后的信號輸出。[0137]參見圖3,采用的FPGA芯片的具體型號是XC7K325T,采用射頻收發(fā)芯片是兩片[0138]具體測試條件如下，設(shè)置接收的四通道分別為KO-K3,選取K0為參考通道。針對窄帶信號，接收的信號類型為QPSK信號，帶寬為1MHz,接收信號的中心頻率為200MHz,采樣率別為：-0.882°,0.427°,-0.621°。平均幅度誤差為0.21dB,小于0.5dB;平均相位誤差為[0139]針對寬帶信號，設(shè)置帶寬為20MHz,其他不變。校正后幅度誤差分別為：0.15dB,0.36dB,-0.25dB;校正后相位誤差分別為：1.652°,0.927°,-1.421°。平均幅度誤差為[0140]本發(fā)明的一種基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)針對幅度校正模塊設(shè)計的限制位寬的除法器和開平方模塊，相比于一般的幅度校正模塊，lut(lookuptable)資源減少57.8%。[0141]本發(fā)明的一種基于FPGA的射頻接收端多通道幅度相位校正方法及系統(tǒng)針對相位校正模塊設(shè)計的cordic算法，相對于一般的cordic算法實現(xiàn)，lut資源減少60.4%。[0144]參見圖6,S33中，計算參考通道和待校正通道相位差的正切值。[0145]具體為，利用快速傅里葉變換(FFT)計算出參考通道信號A(n)和待校正通道信號B?(n)相位差的正切值(I/Q通道),記為tan(△q)。將△φ3這個角映射到二維坐標(biāo)空間中，該角的頂點為坐標(biāo)原點，其中一條邊延x軸正方向，另一條邊的終點的坐標(biāo)為(x,y),那么tan(△φ)即可表示為x/y。[0146]計算出兩者相位差正切值對應(yīng)的正弦值和余弦值以及對應(yīng)的角度值。[0147]具體為，已知相位差△φ的正切值為x/y,先使用cordic的向量模式計算相位差的具體大小。已知△φ3對應(yīng)在二維坐標(biāo)空間中的初始向量(x,y),設(shè)cordic算法的初始向量(x,y),x,y分別對應(yīng)圖6中向量模式中的x?,y?設(shè)cordic算法初始角度θ?為0。以下是迭代過程，迭代次數(shù)I,取值為0至I-1;x,y;為迭代過程中△φ3對應(yīng)在二維坐標(biāo)空間的向量。[0148](1)在每次迭代中，根據(jù)當(dāng)前的y值的符號，選擇旋轉(zhuǎn)的方向。[0153]上述迭代計算算法的迭代終止條件為計算達到所需要的輪次I,I的大小為16。最[0154]在得到相位差的具體大小后，將得到的△φ3具體大小輸入到cordic算法的旋轉(zhuǎn)模[0155]初始向量初始點的x?坐標(biāo)值的計算方式如下所示，y?坐標(biāo)值為0。[0158](1)在每次迭代中，根據(jù)當(dāng)前剩余角度0的符號，選擇旋轉(zhuǎn)的方向。[0160](3)更新計算角度，0j+1=(1-d)θ,其中d是第j輪迭代過程的旋轉(zhuǎn)因子，其數(shù)值根[0162]x;+1=x,-d,y;2?1;y;+1=y;+d,x,2[0163]與向量模式的終止條件相同，最終得到的x,y便分別對應(yīng)角度△φ?的余弦值[0165]參見圖4,一種基于FPGA的射頻接收