數(shù)據(jù)中心交換機(jī)高速PCB發(fā)展趨勢(shì)及設(shè)計(jì)仿真挑戰(zhàn)孫安兵/銳捷網(wǎng)絡(luò)?2025ANSYS,Inc.10年5代產(chǎn)品，16倍帶寬4代serde速率，10倍芯片serdes數(shù)量4倍

風(fēng)冷極限？銅互連極限？

201620182020

20222025200T?o

s

25.6T6.4T小核心交換機(jī)規(guī)格發(fā)展

25G56G112G224G448G

51.2Tserdes速率單芯片serdes數(shù)量x512

102.4Tx1024

x256

12.8TPCB+線纜方案，可達(dá)128端口PCB+扣板連接器方案，

可達(dá)128端口小核心交換機(jī)硬件架構(gòu)中的PCB應(yīng)用插卡方案，靈活配置，需要phy芯片單PCB，最大64端口NPO/CPO，

PCB應(yīng)用？

端口側(cè)標(biāo)準(zhǔn)的制定，核心是支撐傳輸距離。

光模塊中芯片潛力不斷挖掘。

新的問(wèn)題：功耗增加，熱設(shè)計(jì)逼近風(fēng)冷極限，液冷時(shí)代開(kāi)啟。C2M標(biāo)準(zhǔn)的發(fā)展32dB@53.125

G●10

2556112224448

Gbps10

2556112224448

Gbps標(biāo)準(zhǔn)（芯片）可支持最大損耗PCB材料可傳輸距離趨勢(shì)12dB@26.56G低功耗，低成本光模塊host4.4~6dB@5.16G500mm200mm30252015105.

？●200mm

~250mm●200mm

~250mm20dB

DSP光模塊7.3dB@12.89G300mm

~400mm300mm

~350mm300mm

~350mm7.3dB@

13.28GNRZPAM4die2die16dB?28~324mm+高速層8層電源-800W（近1000A）5代芯片,112Gserdes單芯片512對(duì)高速線PCB？CPC？CPO？50層+

，8mm？高速層12層電源-2500W（近3000A）7代芯片,448Gserdes單芯片512對(duì)高速線？6.5代芯片,224Gserdes單芯片1024對(duì)高速線6代芯片,224Gserdes單芯片512對(duì)高速線

cable5.5代芯片,112Gserdes單芯片1024對(duì)高速線28層~4mm高速層8層電源-400W（500A）4代芯片,56Gserdes單芯片512對(duì)高速線高速PCB疊層的發(fā)展40層+6mm+高速層8層電源-1400W（近2000A）N+M200T100T50T25.6T44層+

6mm+高速層12層電源-1400W（近2000A）2020202220252027serdes速率（bps）10G-NRZ25G-NRZ56G-PAM4112

G-PAM4224G-PAM4主流開(kāi)發(fā)時(shí)間~2010~2014~2018~20222025~光模塊端口SFP+/QSFP+QSFP28QSFP56/QSFPDDOSFP800/QSFP112OSFP1600C2M標(biāo)準(zhǔn)的損耗要求（host）4.4dB7dB7dB12dB15dB？（die2die

32dB）典型高速板材（參考松下）M4M4/M6M6/M7M7/M8M8/M9銅箔RTFRTF/HVLPHVLPHVLPHVLP高速PCB

的發(fā)展-速率，板材serdes速率（bps）112G224

G448G（預(yù)估）單芯片功耗800w/1400W1400W/2500w+2500W+~芯片電流1000A/2000A2000A+/3600A+3600A+電源層需求（2oz）4個(gè)層/8oz8個(gè)層/16oz8個(gè)層/16oz14個(gè)層/28oz14個(gè)層/28oz448G對(duì)

PCB

電源設(shè)計(jì)的需求預(yù)估50層+12個(gè)高速信號(hào)層20層+電源電熱仿真：

破解功耗與溫升的惡性循環(huán)隨著芯片功耗邁向2800W，電流超過(guò)4000A，焦耳熱影響不容忽視！

局部溫升引發(fā)銅箔電阻率和介質(zhì)損耗增大，加劇信號(hào)衰減和PDN壓降。電熱雙向耦合仿真（Ansys

Icepak+SIwave）

，

可迭代計(jì)算溫度場(chǎng)與電性能的相互影響，避免阻抗失配和眼圖塌陷。材料參數(shù)優(yōu)化：終結(jié)高頻“盲測(cè)”誤差112G-PAM4信號(hào)基頻28GHz，但板材商通常提供10GHz以下Dk/Df參數(shù)，直接外推至56GHz時(shí)插損誤差超15%，頻率未來(lái)到

112G時(shí)誤差更大。HFSS+optiSLang，可以用測(cè)試板S參數(shù)反演0-112GHz頻變材料參數(shù)，結(jié)合

Cannonball-Huray銅粗糙度模型，確保損耗仿真評(píng)估的準(zhǔn)確性。元模型CPO

/CPC/NPO：突破電傳輸極限的必選項(xiàng)112G速率下，

PCB走線在28GHz頻點(diǎn)損耗達(dá)1.2dB/inch

，

14英寸走線總損耗超16dB。CPO技術(shù)將光電芯片封裝在同一個(gè)基板上，

使得電傳輸距離縮至5cm內(nèi)，插損<2dB，功耗降30%

，AI的需求會(huì)推動(dòng)新技術(shù)的快速發(fā)展落地。24RxchannelsPackageSubstrateubumpsaggregate

perSilicon

Photonics

InterposerC4

bumpsASIC(xPU,

FPGA,

…)TSV24TxchannelsElectronicChip

(EIC)RDLSiliconBOXOptical

CouplingC4

bumpsPCB翹曲仿真：高密度組裝的“隱形殺手”新一代高速PCB均為40層以上，厚度大于6mm！

因銅箔與介質(zhì)的CTE失配，回流焊時(shí)會(huì)誘發(fā)大于100μm的翹曲，導(dǎo)致BGA焊點(diǎn)開(kāi)裂或阻抗偏移。采用Ansys

Mechanical多尺度建模，宏觀預(yù)測(cè)整體翹曲量（誤差<5%），微觀分析芯片角點(diǎn)應(yīng)力（>180MPa），再以反向預(yù)翹曲工藝，可將層偏壓至3mil內(nèi)。Un-deformed