集成電路制造工藝

--CMOS結構及工作原理單位：江蘇信息職業(yè)技術學院微電子教研室第十章CMOS集成電路制造工藝CMOS結構及工作原理CMOS工藝流程CMOS其他相關工藝本章要點第十章CMOS集成電路制造工藝CMOS結構及工作原理CMOS工藝流程CMOS其他相關工藝本章要點§10.1CMOS反相器結構CMOS反相器電路N型襯底P阱n+n+p+p+P+n+ViV0VddVss剖面圖工作原理：當輸入Vi為“1”（高電平）時，NMOS管導通，PMOS管截止，輸出Vo為“0”（低電平）；但輸入Vi為“0”（低電平）時，NMOS管截止，PMOS管導通，輸出Vo為“1”（高電平）。5P阱結構（1)P阱N型襯底P阱n+n+p+p+場氧化多晶硅柵氧化特點：P阱雜質濃度的典型值要比N型襯底高五到十倍才能保證器件的下常性能。缺點：但P阱的過渡摻雜使n溝道的器件速度會下降。特點：N溝道的器件是在P型襯底上制成，與標準的NMOS器件工藝兼容，P溝道晶體管同樣會受過渡摻雜的影響。p型襯底N阱p+p+n+n+場氧化多晶硅柵氧化N阱結構特點：在輕摻雜的襯底中分別注入不同類型的雜質，可以對每個阱區(qū)的雜質分別獨立地進行控制，優(yōu)化N和P溝的器件性能p型襯底N阱p+p+n+n+場氧化多晶硅柵氧化P阱N+N+雙阱結構CMOS電路的隔離----LOCOS工藝LOCOS工藝流程圖工藝特點：同時解決了器件隔離和寄生器件形成兩個問題，當采用等平面氧化工藝時，可以獲得近乎平坦的表面。存在的問題：會有“鳥嘴”問題，會減小器件的有效寬度，從而減小了晶體管的驅動電流，另外場區(qū)雜質擴散進有源區(qū)的邊緣，將提高器件的閾值電壓，從而減小器件的驅動電流。LOCUS工藝的芯片沿MOS晶體管方向的剖面圖LOCOS工藝的芯片沿MOS晶體管方向的剖面圖輕摻雜部份，摻雜劑量一般為1-5*1013cm-2重摻雜部份，摻雜劑量為1-5*1015cm-2由于在柵極邊緣附近的雜質濃度比用常規(guī)工藝低，所以這個區(qū)域的電場強度能夠降低。特點：輕摻雜技術（LDD）是指在源漏擴展區(qū)進行輕摻雜的一種技術。超淺的擴展區(qū)形成淺結，抑制短溝道效應；較深的源漏區(qū)形成良好的歐姆接觸。輕摻雜漏技術注入之前低劑量注入形成輕摻雜層

淀積氮化硅層

刻蝕氮化硅層形成側墻

高劑量，高能量離子注入形成重摻雜層

退火驅進形成源漏退火驅進形成源漏注入之前LDD工藝流程SiO2硅柵硅柵柵氧源漏區(qū)

硅柵的自對準自對準技術是利用單一掩模版在硅片上形成多層自對準結構的技術，它可以簡化工藝，消除多塊掩模版之間的對準容差。硅柵的自對準是在硅柵形成后，利用硅柵的遮蔽作用來形成MOS管的溝道區(qū)，使MOS管的溝道尺寸更精確，寄生電容更小硅柵的自對準CMOS襯底電極的引出P-substrateN-NP＋P＋N＋N＋N阱P＋

FOXN＋PMOSNMOSBSGDSBGNMOS管和PMOS管的