目錄索引一DRAM：AI模進(jìn)的主“點(diǎn)之一 6（一）TRANSFOMER模對(duì)內(nèi)提了高要求 6（二）AI效了DRAM/HBM的求 12（三存領(lǐng)以巨為主長(zhǎng)存&長(zhǎng)奮直追 14二、儲(chǔ)藝驅(qū)存芯片術(shù)斷進(jìn) 22（一）DRAM：依電存儲(chǔ)息“時(shí)轉(zhuǎn)” 22（二）HBM：為AI而的“速路” 26（三）NAND：長(zhǎng)儲(chǔ)數(shù)據(jù)選擇 27三、儲(chǔ)備推工進(jìn)步主抓手 31四、險(xiǎn)示 34（一行資不預(yù)的風(fēng)險(xiǎn) 34（二半體術(shù)進(jìn)及預(yù)的險(xiǎn) 34（三半體備產(chǎn)不及期風(fēng)險(xiǎn) 34圖表索引圖1：同導(dǎo)對(duì)功能 6圖2：同型存片 7圖3：Transformer架構(gòu) 8圖4：AgenticAI對(duì)存儲(chǔ)提出了多層次的需求 8圖5：內(nèi)存墻的形成 9圖6：程序性記憶對(duì)容量的需求 9圖7：程序性記憶對(duì)帶寬的需求 10圖8：工作內(nèi)存—KV緩存 11圖9：偉芯與HBM的展 圖10：2024&2030年儲(chǔ)芯市變化 12圖存芯市場(chǎng)分百美） 13圖12：2020-2025存市場(chǎng)況百美） 13圖13：來年領(lǐng)儲(chǔ)市增情（萬片年） 13圖14：DRAM相產(chǎn)價(jià)格化況 14圖15：年季度DRAM市率化 14圖16：年季度HBM市占變化 14圖17：年季度NAND占變化 15圖18：2024年球DRAM市分布 15圖19：2024年球NAND場(chǎng)布 15圖20：2024年球國區(qū)儲(chǔ)要商 16圖21：2024年DRAM和NAND產(chǎn)供地布情況 16圖22：年要商資本支況 17圖23：2025年DRAM場(chǎng)展望 17圖24：&SK力&美光DRAMD1b數(shù)比 18圖25：CXMTG4品數(shù)情況 19圖26：年要商3DNAND位度化勢(shì) 19圖27：3DNAND最小垂直柵極間距（Min.VerticalGatePitch）趨勢(shì)圖 20圖28：NAND引混合的況 21圖29：DRAM結(jié)示圖 22圖30：High-K材料的應(yīng)用逐步增加 23圖31：元列面挑戰(zhàn)解方式 23圖32：圍輯件面臨挑和決案 24圖33：DRAM堆（HBM） 24圖34：來DRAM也走向25圖35：DRAM發(fā)路圖 26圖36：HBM構(gòu)意圖 26圖37：HBM及的藝 27圖38：3DNAND成意圖 28圖39：3DNAND向縮面的戰(zhàn)解方式 28圖40：3DNAND直縮面的戰(zhàn)解方式 29圖41：3DNAND展線圖 30表1：內(nèi)要部半導(dǎo)設(shè)企半體務(wù)布情況 31一、DRAM：AI模型進(jìn)步的主要卡點(diǎn)之一（一）Transfomer模型對(duì)內(nèi)存提出了更高的要求內(nèi)存芯片是一種半導(dǎo)體存儲(chǔ)載體，用于臨時(shí)存儲(chǔ)數(shù)據(jù)。以便向執(zhí)行計(jì)算的邏輯組件提供數(shù)據(jù)，應(yīng)用于個(gè)人電腦、數(shù)據(jù)中心等設(shè)備，也被稱為隨機(jī)存取存儲(chǔ)器（RAM）。如果將不同的半導(dǎo)體和人類的工作相比，邏輯芯片相當(dāng)于執(zhí)行思考計(jì)算的功能，而閃存芯片（NAND等）則相當(dāng)于長(zhǎng)期保存數(shù)據(jù)的書架，內(nèi)存芯片（DRAM等）則相當(dāng)于人類在執(zhí)行數(shù)據(jù)處理時(shí)正在使用的或者隨時(shí)備用的書。圖1：不同半導(dǎo)體對(duì)應(yīng)的功能研究中心

《Mitsui&Co.GlobalStrategicStudiesInstituteMonthlyReport》，廣發(fā)證券發(fā)展半導(dǎo)體存儲(chǔ)載體有多種類型，可以根據(jù)存儲(chǔ)容量和處理速度分類。處理速度一般通過帶寬表示帶寬越寬，處理速度越快，由于處理速度和存儲(chǔ)容量之間存在權(quán)衡，根據(jù)應(yīng)用需求選擇具有最佳存儲(chǔ)容量和帶寬組合的存儲(chǔ)芯片。DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）速度較快且價(jià)格較高，因此常用于個(gè)人電腦、數(shù)據(jù)中心和智能手機(jī)的內(nèi)存；NAND（非易失性存儲(chǔ)）則由于其處理速度較慢，通常用作存儲(chǔ)；還有諸如寄存器和靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）等存儲(chǔ)設(shè)備，它們臨時(shí)存儲(chǔ)數(shù)據(jù)以供邏輯運(yùn)算，這些通常位于邏輯內(nèi)部，一般被視為與存儲(chǔ)器分開。圖2：不同類型的存儲(chǔ)芯片研究中心

《Mitsui&Co.GlobalStrategicStudiesInstituteMonthlyReport》，廣發(fā)證券發(fā)展架構(gòu)的提出了引領(lǐng)了新一波的25年80.6——TransformerAITransformertokentoken。Transformer模型相較于傳統(tǒng)的模型，在多個(gè)方面具有顯著的優(yōu)勢(shì)：并行運(yùn)算Transformer長(zhǎng)距離依賴Transformer通過自注意力機(jī)制，每個(gè)token都能直接與整個(gè)序列中的所有token建立聯(lián)系，全局感知能力極大提高了對(duì)長(zhǎng)序列上下文的理解能力。豐富的特征表示TransformerTransformerNLP圖3：Transformer架構(gòu)阿里云開發(fā)者公眾號(hào)根據(jù)《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》（JininSo），構(gòu)建一個(gè)強(qiáng)大的AgenticAI，因?yàn)樽宰⒁饬C(jī)制（該機(jī)制需要對(duì)序列中的每個(gè)元素（token）與序列中所有其他元素之間的關(guān)系進(jìn)行建模，因此對(duì)內(nèi)存和存儲(chǔ)系統(tǒng)提出了前所未有的、多層次的需求和挑戰(zhàn)；AI記憶系統(tǒng)可以被劃分為工作記憶（處理當(dāng)前任務(wù)）和長(zhǎng)期記憶（知識(shí)、技能、經(jīng)驗(yàn)）。（隨著LLMTB級(jí)別；語義記憶（外部知識(shí)庫）：存儲(chǔ)外部知識(shí)的向量數(shù)據(jù)庫，其容量需求可達(dá)數(shù)十運(yùn)行時(shí)緩存KVTB整個(gè)系統(tǒng)融合了LLM（如Gemini）、外部數(shù)據(jù)庫（如Milvus）和高速緩存機(jī)制，并通過檢索、學(xué)習(xí)等方式進(jìn)行交互，這對(duì)數(shù)據(jù)流動(dòng)的帶寬和延遲提出了極高要求。圖4：AgenticAI對(duì)存儲(chǔ)提出了多層次的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》內(nèi)存墻的形成。Transformer架構(gòu)的興起導(dǎo)致AI模型的程序性記憶（即模型權(quán)重）容量需求呈指數(shù)級(jí)增長(zhǎng)，其速度遠(yuǎn)遠(yuǎn)超過了單個(gè)GPU上高帶寬內(nèi)存（HBM）的增長(zhǎng)速度，從而形成了一道內(nèi)存墻。內(nèi)存的增長(zhǎng)跟不上GPU處理能力的增加。AI模型（特別是LLM）對(duì)內(nèi)存容量的需求增長(zhǎng)是指數(shù)級(jí)的，而硬件（單個(gè)GPU）的內(nèi)存容量供給增長(zhǎng)是相對(duì)線性和緩慢的，這個(gè)日益擴(kuò)大的差距意味著單個(gè)GPU已經(jīng)遠(yuǎn)不足以容納一個(gè)完整的大型語言模型，例如一個(gè)需要350GB內(nèi)存的GPT-3模型無法直接加載到只有80GBHBM的A100GPU中。圖5：內(nèi)存墻的形成Semianalysis為了解決內(nèi)存墻問題，唯一的辦法就是使用多個(gè)GPU協(xié)同工作，其首要目的就是將所有GPU的HBM容量匯集起來，形成一個(gè)足夠大的內(nèi)存池來裝下整個(gè)模型。這解釋了為什么現(xiàn)代LLM推理和訓(xùn)練集群通常由數(shù)十甚至數(shù)百個(gè)GPU組成。圖6：程序性記憶對(duì)容量的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》Transformer的注意力得分可以完全并行計(jì)算，這完美契合了GPU的架構(gòu)，極大地提升了訓(xùn)練效率，使得訓(xùn)練擁有數(shù)千億甚至萬億參數(shù)的超大規(guī)模模型成為可能。LLM推理分為兩個(gè)階段，瓶頸也不盡不同:處理用戶輸入的Prefill階段是計(jì)算密集型的，瓶頸在GPU的算力；逐字生成回答的Decoding階段是帶寬密集型的，瓶頸在于從HBM中讀取模型權(quán)重的速度，在生成回復(fù)的每一步，GPU的強(qiáng)大算力都無法完全發(fā)揮，因?yàn)樗诘却龜?shù)據(jù)從內(nèi)存中送達(dá)。因此，提升內(nèi)存帶寬是降低Decoding階段延遲的最直接手段。除了模型權(quán)重，不斷增長(zhǎng)的KV緩存（屬于工作記憶）也需要在每個(gè)token生成步驟中被高速讀寫，下圖中標(biāo)注的10毫秒內(nèi)加載40GB具體說明了這種需求已經(jīng)達(dá)到了4TB/s級(jí)別，只有HBM這樣的技術(shù)才能滿足（下文會(huì)詳細(xì)解釋）。圖7：程序性記憶對(duì)帶寬的需求《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》AI的工作記憶在技術(shù)上體現(xiàn)為L(zhǎng)LM的上下文窗口，它是AI進(jìn)行復(fù)雜、多步推理和決策的工作臺(tái)與基礎(chǔ)。它的核心功能是整合所有相關(guān)信息以支持連貫思考。通過將系統(tǒng)指令、歷史對(duì)話、用戶問題、外部知識(shí)（來自語義記憶）和模型的中間思路全部盡收眼底，LLM才能進(jìn)行全面、有深度的推理，而不是孤立地看問題。KV緩存是內(nèi)存消耗的大頭。與固定大小的模型權(quán)重不同，KV緩存的大小與工作負(fù)載（批處理大小x上下文長(zhǎng)度）成正比，在重負(fù)載下會(huì)急劇膨脹，成為最主要的內(nèi)存消耗項(xiàng)，KV緩存很容易就會(huì)耗盡昂貴且有限的GPUHBM內(nèi)存。圖8：工作內(nèi)存—KV緩存《HeterogeneousMemoryOpportunitywithAgenticAIandMemoryCentricComputing》吞吐量是人工智能加速器的命脈。人工智能加速器的關(guān)鍵特征是高度并行化，并針對(duì)吞吐量進(jìn)行了優(yōu)化，需要帶寬來將處理好的數(shù)據(jù)移出芯片，同時(shí)為加速器單元提供更多處理數(shù)據(jù)。根據(jù)Semianalysis，從英偉達(dá)的路線圖中，可以看出HBM容量從A100的80GBRubinUltra的HBM（H100還是GB200的192GB（帶寬8TB/s），都會(huì)迅速促使開發(fā)者增加模型參數(shù)數(shù)量、擴(kuò)KV在大語言模型（LLM）推理過程中，所有模型權(quán)重會(huì)永久駐留在封裝內(nèi)的高帶寬內(nèi)KV緩存。tokenGPUHBMKV緩存——token圖9：英偉達(dá)芯片與HBM的發(fā)展Semianalysis（二）AI有效拉動(dòng)了DRAM/HBM的需求HBM將從2024年的億美元增加至2030年的980億美元。MemoryMarketoverview2025Update（Josephine1700HBM1742030年HBM980年增速高達(dá)33%。圖10：2024&2030年存儲(chǔ)芯片市場(chǎng)變化究中心

《MemoryMarketoverview2025Update》（JosephineLau），廣發(fā)證券發(fā)展研根據(jù)《MemoryMarketoverview2025Update》（JosephineLau），2024含占占占0.1%。2020-2025年，2022年經(jīng)歷了周期低谷，市場(chǎng)同比下滑34%，廠商擴(kuò)產(chǎn)疊加消費(fèi)電子需求疲軟，導(dǎo)致行業(yè)庫存高企（庫存周轉(zhuǎn)天數(shù)超90天），被迫降價(jià)去庫存；2023觸底后2024年重回增長(zhǎng)，2024年同比增長(zhǎng)78%至1700億美元；其中HBM收入從2023年的10億美元飆升至2024年170億美元（同比+1600%），拉動(dòng)DRAM整體增長(zhǎng)。展望2025年，增速保持在18%。圖11：2024年存儲(chǔ)芯市場(chǎng)劃分（百萬美） 圖12：2020-2025年存儲(chǔ)市場(chǎng)情況（百萬美）《MemoryMarketoverview2025Update》（JosephineLau）

《MemoryMarketoverview2025Update》（JosephineLau）數(shù)據(jù)中心將有效拉動(dòng)市場(chǎng)增長(zhǎng)。根據(jù)《MemoryMarketoverview2025Update》（JosephineLau），數(shù)據(jù)中心相關(guān)芯片需求（按照百萬片/年，下同）年均增長(zhǎng)率高達(dá)-1%。圖13：未來幾年各領(lǐng)域存儲(chǔ)市場(chǎng)增長(zhǎng)情況（百萬片/年）究中心

《MemoryMarketoverview2025Update》（JosephineLau），廣發(fā)證券發(fā)展研主要存儲(chǔ)價(jià)格大幅上漲。根據(jù) 引用DRAMexchange的相關(guān)數(shù)據(jù)，選取DDR3、DDR4、DDR5三個(gè)產(chǎn)品，DDR4的價(jià)格從25年年中開始快速提高，DDR5則是從25年9月份開始暴漲，而DDR3上漲亦從25年年中附近開始，各產(chǎn)品與年初的價(jià)格相比，上漲了350%~1065%不等，顯示了AI的需求增加與供給的緊缺共同作用下，存儲(chǔ)產(chǎn)品的價(jià)格有了大幅上漲，也進(jìn)一步論證了存儲(chǔ)的稀缺性。圖14：DRAM相關(guān)產(chǎn)品價(jià)格變化情況現(xiàn)貨平均:DRAM:DDR3(4Gb(512Mx8),1600MHz) 現(xiàn)貨平均:DRAM:DDR5(16Gb(2Gx8),4800/5600Mbps)302520151052023-01-022023-02-022023-01-022023-02-022023-03-022023-04-022023-05-022023-06-022023-07-022023-08-022023-09-022023-10-022023-11-022023-12-022024-01-022024-02-022024-03-022024-04-022024-05-022024-06-022024-07-022024-08-022024-09-022024-10-022024-11-022024-12-022025-01-022025-02-022025-03-022025-04-022025-05-022025-06-022025-07-022025-08-022025-09-022025-10-022025-11-022025-12-02（三）存儲(chǔ)領(lǐng)域以三巨頭為主，長(zhǎng)存&長(zhǎng)鑫奮起直追DRAM市場(chǎng)由三星、海力士、海光占據(jù)主要份額。根據(jù)Counterpoint，2025年第二38%HBM5%。HBM市場(chǎng)SK海力士一家獨(dú)大。根據(jù)Counterpoint，2025年第二季度SK海力士以64%的份主導(dǎo)DRAM場(chǎng)三星子對(duì)出減，今上年份出下降。圖15：近年單季度DRAM市占率變化 圖16：近年單季度市占率變化Counterpoint Counterpoint三星與海力士占Ci232%的市場(chǎng)份額保持領(lǐng)先地位，而SK海力士則錄得最大增幅；由于對(duì)蘋果高度依賴，Kioxia的份額在季節(jié)性影響下降至14%；中國廠商YMTC的收入份額達(dá)到9%，接近 兩位。 圖17：近年單季度NAND市占率變化CounterpointMemoryMarketoverview2025Update（JosephineMemoryDRAM市場(chǎng)：中國占比26%（250億美元），僅次于美洲（約占35%）。NAND市場(chǎng)：中國占比33%（$220億美元），高于DRAM占比。圖18：2024年全球DRAM市場(chǎng)分布 圖19：2024年全球NAND市場(chǎng)分布《MemoryMarketoverview2025Update》（JosephineLau）

《MemoryMarketoverview2025Update》（JosephineLau）根據(jù)《MemoryMarketoverview2025Update》（JosephineLau），三星和Hynix在中國銷售最高，CXMT和YMTC幾乎100%依賴中國市場(chǎng)。對(duì)比中國市場(chǎng)與中國廠商的市占率，中國廠商的市占率還有較大的上升空間。DRAM市場(chǎng)：中國占比26%，而中國廠商CXMT（長(zhǎng)鑫存儲(chǔ)）只占5%（Counterpoint數(shù)據(jù)），還有5倍的空間。NAND只占 倍空。 圖20：2024年全球與中國區(qū)存儲(chǔ)主要廠商究中心

《MemoryMarketoverview2025Update》（JosephineLau），廣發(fā)證券發(fā)展研MemoryMarketoverview2025Update（JosephineDRAM和NAND45%（SK），中國占24%16%10%4%2%。圖21：2024年DRAM和NAND生產(chǎn)和供應(yīng)地分布情況究中心

《MemoryMarketoverview2025Update》（JosephineLau），廣發(fā)證券發(fā)展研根據(jù)《MemoryMarketoverview2025Update》（JosephineLau），2020到2024年存儲(chǔ)產(chǎn)業(yè)在NAND和DRAM上的資本開支變化很明顯：三星一直保持領(lǐng)先，2024年投入接近250億美元，穩(wěn)居全球第一；SK海力士緊隨其后，2024年的支出相比之前有小幅收縮；美光較為穩(wěn)定，大部分時(shí)間位于三星與SK海力士之后；CXMT和YMTC2024年加大投入（尤其是CXMT增加明顯），展現(xiàn)了中國廠商在存儲(chǔ)產(chǎn)業(yè)上加速追趕的勢(shì)頭。全球存儲(chǔ)投資格局依然是韓美領(lǐng)跑，但中國廠商正迎頭趕上。圖22：近年主要廠商存儲(chǔ)資本開支情況究中心

《MemoryMarketoverview2025Update》（JosephineLau），廣發(fā)證券發(fā)展研根據(jù)《2025DRAMMarket–TightSupplyPersists》（AvrilWu），三星DRAM總產(chǎn)能680K/月，TSV占120K/月；SK海力士總產(chǎn)能655K/月，TSV占170K/月；美光（Micron）總產(chǎn)能500K/月，TSV占150K/月；長(zhǎng)鑫（CXMT）產(chǎn)能300K/月，擴(kuò)產(chǎn)幅度最大的廠商。DRAM總產(chǎn)能增長(zhǎng)，2024年底全球DRAM月均產(chǎn)能約1800K，2025年底預(yù)計(jì)約1920K，屬于小幅增長(zhǎng)；TSV技術(shù)占比提升，TSV（硅通孔，HBM等高端DRAM的核心封裝技術(shù)）在全球DRAM容量中的占比2024年底約15%，2025年底預(yù)計(jì)升至19%。圖23：2025年DRAM市場(chǎng)展望《2025DRAMMarket–TightSupplyPersists》（AvrilWu），廣發(fā)證券發(fā)展研究中心DRAM的方面，MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongSKCELL對(duì)比，三星/（從工藝（TopPlateMterials），TIN230nm的TiN54nm的W95nmTiN上鍍100nmW88nmSiGe（CapDielectricDetected）ZrO/HfAlZrO/HfZrO/AIO；在金屬布線層上，三星為6層（1層鎢、4層銅、1層鋁）+重分布層（RDL），SK海力士為5（117（241層鋁）+（RDL）圖24：三星&SK海力士&美光DRAMD1b參數(shù)對(duì)比《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），MemoryTechnologyTrends&OutlookDRAM&NAND（Jeongdong三大廠商）D1b53%-55%4m（5m2m，D1材料/結(jié)構(gòu)上，長(zhǎng)鑫G4的柵極材料、電容電介質(zhì)已采用與國際廠商類似的復(fù)合結(jié)構(gòu)，技術(shù)路線逐步接軌。圖25：CXMTG4產(chǎn)品參數(shù)情況《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），NAND方面，根據(jù)《MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongChoe），整體體現(xiàn)了層數(shù)越高，位密度整體越高，長(zhǎng)江存儲(chǔ)（YMTC）依托Xtacking技術(shù)（從Xtacking4.0到Xtacking4.X），層數(shù)從160L（對(duì)應(yīng)512GbTLC芯片）提升至267L（對(duì)應(yīng)1TbTLC芯片），位密度從約7.09Gb/mm2升至約15.69Gb/mm2，體現(xiàn)了長(zhǎng)江存儲(chǔ)在制程不占優(yōu)勢(shì)的背景下，仍然能靠技術(shù)創(chuàng)新逐步拉近與國際廠商的差距；1TbTLC接近27+先其他廠商（三星、鎧俠、SK海力士等）也呈現(xiàn)了層數(shù)增加→位密度提升的趨勢(shì)，早期低層數(shù)產(chǎn)品位密度較低，隨著堆疊層數(shù)突破200層，位密度普遍升至15Gb/mm2以上，先進(jìn)的水平已經(jīng)達(dá)到25Gb/mm2以上。圖26：近年主要廠商3DNAND位密度變化趨勢(shì)《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），根據(jù)《MemoryTechnologyTrends&Outlook-DRAM&NAND》（JeongdongChoe），3DNAND最小垂直柵極間距（Min.VerticalGatePitch）顯示出了隨堆疊層數(shù)變化的逐漸縮小的趨勢(shì)，三星間距優(yōu)化幅度最大，從早期（低層數(shù)）的約68nm，隨層數(shù)增加降至約43nm，后期間距在主流廠商中處于較低水平（工藝更密集）；鎧俠的柵極距離穩(wěn)定下降，從約65nm降至約44nm，已經(jīng)接近三星的水平；SK海力士從約55nm降至約46nm，間距優(yōu)化幅度較明顯，離三星的距離有所縮?。幻拦庠缙陂g距約50nm，隨層數(shù)增加持續(xù)縮小，后期工藝密集度進(jìn)一步提升，達(dá)到約45nm；長(zhǎng)江存儲(chǔ)隨層數(shù)提升，間距從約58nm逐步降至約46nm，接近行業(yè)主流水平。圖27：3DNAND最小垂直柵極間距（Min.VerticalGatePitch）趨勢(shì)圖《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），MemoryTechnologyTrends&OutlookDRAM&NAND（Jeongdong2014年VND（（5層數(shù)演進(jìn)，預(yù)計(jì)在2025-2026年采用混合鍵合；鎧俠從早期低層數(shù)產(chǎn)品升級(jí)到218L76L232LXi1（520194xL/＞10xx36L升級(jí)到375L4DPUC各主流廠商（包括長(zhǎng)江存儲(chǔ)）均計(jì)劃在2025年前后大規(guī)模采用混合鍵合，推動(dòng)3DNAND向更高容量、更高性能的方向發(fā)展，而長(zhǎng)江存儲(chǔ)憑借自研的Xtacking架構(gòu)較早的引入了混合鍵合。圖28：NAND引入混合鍵合的情況《MemoryTechnologyTrends&OutooK-DRAM&NAND》（JeongdongChoe），從市場(chǎng)規(guī)模來看，中國的市場(chǎng)占比和中國廠商的市占率存在明顯差距，長(zhǎng)鑫存儲(chǔ)和長(zhǎng)江存儲(chǔ)均有較大的市場(chǎng)拓展空間；從技術(shù)來看，中國廠商由于制程上的差異，距離世界主流廠商還有一定差距，但是各家通過努力追趕世界先進(jìn)水平，與世界先進(jìn)水平的差距進(jìn)一步縮小。二、存儲(chǔ)工藝：驅(qū)動(dòng)存儲(chǔ)芯片技術(shù)不斷前進(jìn)（一）DRAM：依靠電容存儲(chǔ)信息的臨時(shí)中轉(zhuǎn)站DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）是一種計(jì)算機(jī)組件，處理器在其中快速存儲(chǔ)每秒進(jìn)行數(shù)十億次計(jì)算所需的信息。典型的DRAM芯片有三個(gè)主要區(qū)域：電池陣列，單個(gè)比特存儲(chǔ)在微小的電容器中；邏輯區(qū)或核心區(qū)，感測(cè)放大器和字線解碼器等設(shè)備在此幫助確定如何從單元陣列中獲取數(shù)據(jù)；外圍設(shè)備，構(gòu)成進(jìn)出DRAM芯片的通信鏈路。為了DRAM的性能提高，上述三個(gè)區(qū)域都要進(jìn)行微縮，最大限度地提高電容器中可存儲(chǔ)的電荷量、減少感應(yīng)放大器的變化以及降低電路布線造成的功率損耗。圖29：DRAM結(jié)構(gòu)示意圖AMAT在DRAM中，隨著極板間距減小，電容器可儲(chǔ)存的電荷量隨之增加，介電材料的選擇亦可提升電荷存儲(chǔ)量，High-K介電材料能夠使得儲(chǔ)存更多電荷，常見的材料包括Ta2O5、HfO2、ZrO2、TiO2。圖30：High-K材料的應(yīng)用逐步增加《IntroductiontoMemory》（美光）單元陣列微縮。存儲(chǔ)數(shù)據(jù)的DRAM單元陣列是芯片最大的部分，增加性能必須縮小電池電容器和晶體管的尺寸，這樣可以縮小柵極和位線間距，即采用更薄的電容+縮小的有源區(qū)。高寬比電容的制造難度更高，而且高寬比結(jié)構(gòu)的刻蝕精度更難控制，可以采用新硬掩模材料來提升刻蝕過程的穩(wěn)定性；同時(shí)通過實(shí)時(shí)測(cè)量調(diào)整刻蝕參數(shù)，減少缺陷。有源區(qū)縮小后，驅(qū)動(dòng)電流降低會(huì)影響DRAM讀寫速度，產(chǎn)品一致性也更具挑戰(zhàn)，可以用SAQP（自對(duì)準(zhǔn)四重曝光）或EUV結(jié)合高寬比刻蝕實(shí)現(xiàn)更精細(xì)的有源區(qū)圖案；同時(shí)盡量減少氧化導(dǎo)致的硅損失、減少離子注入的損傷。圖31：?jiǎn)卧嚵兴媾R的挑戰(zhàn)和解決方式AMAT外圍邏輯器件微縮。DRAM單元中的數(shù)據(jù)由外圍邏輯器件管理，外圍電路主要包括高速邏輯晶體管和連接DRAM各部分的布線，保持DRAM單元中存儲(chǔ)的信息的完整性，就必須最大限度地提高通向該電路的信號(hào)。對(duì)于外圍電路，當(dāng)前電介質(zhì)采用TEOS介電材料（TetraethylOrthosilicate（正硅酸四乙酯），制備二氧化硅（SiO?）薄膜的前驅(qū)體，通過CVD工藝，TEOS可形成均勻的SiO?絕緣薄膜），互連用銅，晶體管柵極結(jié)構(gòu)是多晶硅/氮氧化硅（Poly/SiON），未來將電介質(zhì)升級(jí)為低介電常數(shù)材料+先進(jìn)銅阻擋層，晶體管柵極替換為高K金屬柵（HKMG），在適配外圍電路縮小需求的同時(shí)，同時(shí)維持性能。圖32：外圍邏輯器件微縮面臨的挑戰(zhàn)和解決方案AMATDRAM堆棧。為了提供人工智能應(yīng)用所需的大量?jī)?nèi)存，將DRAM采用3D堆疊的方式做成HBM，背后的密度和帶寬是通過先進(jìn)的3D封裝實(shí)現(xiàn)的。圖33：DRAM堆棧（HBM）AMAT垂直微縮—3DDRAM。3DDRAM是指在垂直方向上存儲(chǔ)比特的架構(gòu)，類似于3DNAND（后文會(huì)提及）；但是DRAM的速度幾乎是NAND的1000倍，它是通過使用高遷移率硅襯底作為形成通道的起始材料來實(shí)現(xiàn)這一速度的，DRAM的高速度還來自于電荷可以快速進(jìn)出電容器。隨著DRAM向垂直方向擴(kuò)展，需要?jiǎng)?chuàng)新材料來實(shí)現(xiàn)高遷移率和超低缺陷溝道。圖34：未來DRAM也將走向3DAMATDRAM的發(fā)展方向。根據(jù)TEL25年發(fā)布的《OpportunitiesinFrontendProcessBusinessandActivitiesinDigitalxGreen2023-20241b節(jié)點(diǎn)，逐步推進(jìn)到20350e節(jié)點(diǎn)，每1-2存儲(chǔ)單元布局/結(jié)構(gòu)，（1b~1d）采用2D6F2（）4F2VCT（），后期（0c~0e節(jié)點(diǎn)）架構(gòu)（1xxL/1yyL），突破2D結(jié)構(gòu)的物理尺寸限制，實(shí)現(xiàn)更高密度；從核心參數(shù)來13~12.5nm39~37.5nm電容的高寬比將從現(xiàn)在的＞50提升至＞80；電容材料，從ZrAlHfO過渡到HfZrO/反TiN降低信號(hào)傳輸電阻，提升讀寫速度；外圍CMOS從HKMG演進(jìn)到FinFET結(jié)構(gòu)，增強(qiáng)外圍控制電路的性能與集成度。圖35：DRAM發(fā)展路線圖TEL（二）HBM：專為AI而生的高速公路為了提供人工智能應(yīng)用所需的大量?jī)?nèi)存，芯片制造商已轉(zhuǎn)向高帶寬內(nèi)存（HBM）--DRAM。HBM制造流程需要許多關(guān)鍵的材料工程步驟，包括在晶圓的正面和背面形成互連支柱和硅通孔（TSV）；除TSV外，微凸塊支柱對(duì)HBM堆棧的電氣和熱性能也至關(guān)重要；HBM加工面臨的另一個(gè)日益嚴(yán)峻的挑戰(zhàn)是堆疊非常薄的晶粒，這可能會(huì)受到晶粒翹曲和彎曲的阻礙。圖36：HBM結(jié)構(gòu)示意圖AMATHBM的一個(gè)關(guān)鍵步驟是硅通孔（TSV）——用于連接堆疊芯片的垂直導(dǎo)線。HBM需要大約19個(gè)增量材料工程步驟，晶圓前側(cè)需要10個(gè)HBM步驟來形成前端互連柱和TSVTSV并形成圖37：HBM涉及到的工藝AMAT（三）NAND：長(zhǎng)期儲(chǔ)存數(shù)據(jù)的選擇3DNAND是一種非易失性閃存，其單元垂直堆疊，以提高存儲(chǔ)密度。3DNAND單元有多個(gè)組件：通道核心SiO：存儲(chǔ)單元的核心支撐結(jié)構(gòu)，維持單元的垂直形態(tài)；隧道氧化層（Tunneloxide）：極薄的氧化層，是電荷注入與提取的通道（寫入數(shù)據(jù)時(shí)，電荷穿過此層進(jìn)入電荷陷阱層；擦除時(shí)，電荷從此層導(dǎo)出）；電荷陷阱層SiN（ChargetrapSiN）：存儲(chǔ)數(shù)據(jù)的核心區(qū)域，通過是否存儲(chǔ)電荷來表示二進(jìn)制數(shù)據(jù)（如存電荷為1、無電荷為0）；阻擋氧化層（Blockingoxide）：防止電荷陷阱層的電荷泄漏，保障數(shù)據(jù)穩(wěn)定性；AIO/TiN/W（控制柵/字線，Controlgate/Wordline）：這些是控制柵的材料層，字線用于選中特定的存儲(chǔ)單元，控制其讀寫操作。圖38：3DNAND構(gòu)成示意圖AMAT橫向微縮。之"橫向微縮的另一個(gè)方向是外圍CMOSCMOS（CMOSunder主要優(yōu)點(diǎn)是制造成本和產(chǎn)量損失較低，但是CuA中的CMOS結(jié)必須在單元形成之前CuACMOS（CMOSoverArray，CoA）CMOS圖39：3DNAND橫向微縮面臨的挑戰(zhàn)和解決方式AMAT3DNAND微縮的第二種方法是垂直方向微縮。需要增加更多的線對(duì)，但隨著高度和長(zhǎng)寬比的增加，成本效益也會(huì)降低。在堆疊高度相同的情況下，縮小每一對(duì)的厚度可以增加堆疊層數(shù)。但隨著堆疊高度的縮小，在更換柵極工藝中去除硝酸硅并用金屬填充空間的難度也會(huì)逐漸增加。由于增加了對(duì)數(shù)，因此需要更厚的硬掩膜沉積和刻蝕來進(jìn)行后處理。但是較厚的硬掩膜會(huì)增加整體堆疊高度，從而導(dǎo)致較高的縱橫比，可以選擇選擇性更強(qiáng)、應(yīng)力更低的硬掩膜，從而使硬掩膜更薄。階梯形成后，刻蝕的區(qū)域必須填充電介質(zhì)薄膜，可以采用等離子體增強(qiáng)高縱橫比工藝，這種薄膜的沉積速率極高，應(yīng)力可調(diào)，與其它替代工藝相比，其加工后的收縮率也最低。3DNAND鎢（W）會(huì)被掐斷，從而在內(nèi)部滯留腐蝕性氣體，這可能會(huì)在之后損壞模具的大部分部件。其次，這些金屬在生長(zhǎng)過程中通常會(huì)產(chǎn)生較高的拉伸應(yīng)力，從而導(dǎo)致晶圓變形，并使鄰近的精細(xì)特征出現(xiàn)裂紋?？梢圆捎媒涌p抑制鎢技術(shù)，該工藝包括一個(gè)成核和處理步驟，可抑制薄膜在頂部生長(zhǎng)，從而實(shí)現(xiàn)更均勻、無縫的自下而上填充。圖40：3DNAND垂直微縮面臨的挑戰(zhàn)和解決方式AMAT3DNAND的發(fā)展方向。根據(jù)TEL25年發(fā)布的《OpportunitiesinFrontendProcessBusinessandActivitiesinDigitalxGreen》，3DNAND的容量提升核心依賴垂直堆疊層數(shù)增加：20242035）；垂直層級(jí)（Tier）：從2-3層逐步增加到7-10層，垂直結(jié)構(gòu)的分組優(yōu)化；垂直間距（Verticalpitch）：從39-45nm持續(xù)縮小至33-37nm，更小間距支撐更多層堆疊；存儲(chǔ)高度（Memoryheight）：從12-14μm增長(zhǎng)到70-84μm。對(duì)于核心結(jié)構(gòu)與材料的迭代：電荷陷阱（Chargetrap）：從連續(xù)CT→CT隔離，逐步提升電荷存儲(chǔ)的穩(wěn)定性與密度；通道（Channel）：從多晶硅晶粒CIP→金屬誘導(dǎo)橫向結(jié)晶（MILC1/MIC2），優(yōu)化通道導(dǎo)電性與均勻性，降低讀寫延遲；字線金屬（WLmetal）：從鎢（W）/鉬（Mo）過渡到以Mo為主，核心是降低字線電阻、提升信號(hào)傳輸速度；存儲(chǔ)孔密度（holesbtw.Slits）：每狹縫間的存儲(chǔ)孔數(shù)量從14-20增至>36，大幅提升存儲(chǔ)陣列的面積密度。布局/結(jié)構(gòu)（Layout/Structure）：從陣列下（Underarray）逐步轉(zhuǎn)向鍵合（Bonding）/多鍵合（MultiBonding），依賴晶W2W等先進(jìn)封裝技術(shù)，支撐超高層堆疊；外圍CMOS（Peri.CMOS）：從多晶硅柵升級(jí)為高k金屬柵（HKMG），提升外圍控制電路的性能與集成度。整體來看，3DNAND以堆疊層數(shù)爆炸式增長(zhǎng)為核心，配套結(jié)構(gòu)、材料、封裝技術(shù)的升級(jí)，推動(dòng)3DNAND向更大容量、更高密度、更優(yōu)性能演進(jìn)；同時(shí)，還會(huì)有鐵電/反鐵電NAND（Fe/ReNAND）等新的存儲(chǔ)技術(shù)。圖41：3DNAND發(fā)展路線圖TEL三、存儲(chǔ)設(shè)備：推進(jìn)工藝進(jìn)步的主要抓手國內(nèi)半導(dǎo)體設(shè)備廠商積極研發(fā)，助力中國存儲(chǔ)廠商不斷突破。國內(nèi)的半導(dǎo)體廠商主要分為三類，一種為專門致力于半導(dǎo)體設(shè)備研發(fā)的龍頭公司，以北方華創(chuàng)、中微公司、拓荊科技為代表；一種為其他行業(yè)跨界而來并取得不錯(cuò)成果的公司，比如從光伏公司跨界而來的微導(dǎo)納米、邁為公司等為主要代表；一種為后道封裝段的設(shè)備公司，以長(zhǎng)川科技、華峰測(cè)控、精智達(dá)等測(cè)試機(jī)設(shè)備公司為主。我們認(rèn)為，在先進(jìn)制程設(shè)備國內(nèi)無法獲得的背景下，國內(nèi)的設(shè)備廠商將于下游晶圓廠一道推動(dòng)中國半導(dǎo)體行業(yè)尤其是先進(jìn)制程的發(fā)展。公司 主要半導(dǎo)體設(shè)備布局及進(jìn)展表1：國內(nèi)主要（部分）半導(dǎo)體設(shè)備企業(yè)半導(dǎo)體業(yè)務(wù)布局情況公司 主要半導(dǎo)體設(shè)備布局及進(jìn)展北方華創(chuàng)

刻蝕設(shè)備：ICP、CCPBevel2025年50系列布局。202565熱處理設(shè)備：已形成了立式爐和快速熱處理設(shè)備（RTP）的全系列布局。2025年上半年，公司熱處理設(shè)備收入超10億元人民幣；濕法設(shè)備：已形成了單片設(shè)備、槽式設(shè)備全面布局。20255幣；離子注入設(shè)備：2025年3月北方華創(chuàng)正式宣布進(jìn)軍離子注入設(shè)備市場(chǎng)，并發(fā)布多款12英寸離子注入設(shè)備；裝涂膠顯影機(jī)、化合物小尺寸涂膠顯影機(jī)等；鍵合設(shè)備：控股子公司芯源微是國內(nèi)臨時(shí)鍵合設(shè)備的領(lǐng)先廠商，主要產(chǎn)品包括臨時(shí)鍵合機(jī)、解鍵合機(jī)等。CCPCCP刻蝕：雙反應(yīng)臺(tái)刻蝕產(chǎn)品憑借獨(dú)特設(shè)計(jì)，為成熟和先進(jìn)技術(shù)節(jié)點(diǎn)的客戶提供了均衡的解決方案，持續(xù)獲得批量202533002025年上半年累計(jì)裝機(jī)接近1200個(gè)反應(yīng)臺(tái)；ICP刻蝕：涵蓋邏輯、DRAM、3DNAND50多個(gè)客戶的生產(chǎn)線ICP2025年上半年，ICP1200個(gè)反應(yīng)臺(tái)MOCVD：公司用于藍(lán)光照明的PRISMOA7、用于深紫外LED的PRISMOHiT3、用于Mini-LED顯示的PRISMO中微公司UniMax等產(chǎn)品持續(xù)服務(wù)客戶，公司持續(xù)保持國際氮化鎵基MOCVD設(shè)備市場(chǎng)領(lǐng)先地位；薄膜沉積：已開發(fā)出六款薄膜沉積產(chǎn)品并推向市場(chǎng)。公司鎢系列薄膜沉積產(chǎn)品：CVD（化學(xué)氣相沉積）鎢設(shè)備，HAR（高深寬比原子層沉積金屬柵系列產(chǎn)品：ALD氮化鈦，ALD鈦鋁，ALD氮化鉭產(chǎn)品，已完成多個(gè)先進(jìn)邏輯客戶設(shè)備驗(yàn)證；凈化設(shè)備：中微惠創(chuàng)與德國DAS環(huán)境專家有限公司簽訂戰(zhàn)略合作協(xié)議后，雙方秉承協(xié)議內(nèi)容按計(jì)劃實(shí)施，在半導(dǎo)體行業(yè)尾氣處理設(shè)備領(lǐng)域展開緊密的合作，目前已經(jīng)生產(chǎn)制造的凈化設(shè)備順利地應(yīng)用在各個(gè)客戶端。拓荊科技

PECVD（SiO2SiNTEOS、SiON、SiOC、FSG、BPSG、PSG等）和先進(jìn)介質(zhì)薄膜材料（包括ACHM、LoK-Ⅰ、LoK-Ⅱ、ADC-Ⅰ、ADC-Ⅱ、HTN、a-Si、Stack等）均廣泛應(yīng)用于國內(nèi)集成電路制造產(chǎn)線；UVPECVDPECVDHTNLok-、Lok-Ⅱ工藝）均已實(shí)現(xiàn)產(chǎn)業(yè)化應(yīng)用，報(bào)告期內(nèi)持續(xù)獲得客戶的訂單、出貨，擴(kuò)大量產(chǎn)應(yīng)用規(guī)模；PE-ALD：SiO2SiNSiCO（ap-fill（Spacer（Liner公司 主要半導(dǎo)體設(shè)備布局及進(jìn)展公司 主要半導(dǎo)體設(shè)備布局及進(jìn)展（續(xù)）

Thermal-ALD：已實(shí)現(xiàn)產(chǎn)業(yè)化應(yīng)用。報(bào)告期內(nèi)，公司Thermal-ALDTiN持續(xù)獲得客戶訂單，出貨量不斷擴(kuò)大，目前已覆蓋先進(jìn)邏輯、先進(jìn)封裝客戶，驗(yàn)證進(jìn)展順利。Thermal-ALDAl2O3、AlN等工藝設(shè)備在不同客戶端驗(yàn)證進(jìn)展順利，此外，公司持續(xù)穩(wěn)步拓展Thermal-ALD其他薄膜工藝，擴(kuò)大金屬及金屬化合物等先進(jìn)薄膜材料應(yīng)用；SACVD：持續(xù)保持產(chǎn)品競(jìng)爭(zhēng)優(yōu)勢(shì)，持續(xù)獲得客戶訂單并出貨，進(jìn)一步擴(kuò)大量產(chǎn)應(yīng)用規(guī)模，同時(shí)，推出的等離子體增強(qiáng)SAF薄膜工藝設(shè)備在客戶端驗(yàn)證進(jìn)展順利，關(guān)鍵技術(shù)指標(biāo)已達(dá)到客戶要求；HDPCVD：HDPCVDUSGFSGSTI薄膜工藝設(shè)備均已實(shí)現(xiàn)產(chǎn)業(yè)化，并持續(xù)擴(kuò)大量產(chǎn)規(guī)模；Flowable