8時(shí)序邏輯電路與器件8.1時(shí)序電路的結(jié)構(gòu)、分類(lèi)和描述方式

8.2基于觸發(fā)器時(shí)序電路的分析和設(shè)計(jì)

8.2.1觸發(fā)器構(gòu)成的時(shí)序電路分析

8.2.2觸發(fā)器構(gòu)成的時(shí)序電路設(shè)計(jì)

8.3集成計(jì)數(shù)器

8.3.1異步集成計(jì)數(shù)器

8.3.2同步集成計(jì)數(shù)器

8.3.3集成計(jì)數(shù)器擴(kuò)展與應(yīng)用

8.4寄存器 8.4.1寄存器及應(yīng)用

8.4.2移位寄存器

8.5用Verilog描述計(jì)數(shù)器和寄存器

時(shí)序邏輯電路：在任何時(shí)刻，邏輯電路的輸出狀態(tài)不僅取決于該時(shí)刻電路的輸入狀態(tài)，而且與電路存儲(chǔ)單元的現(xiàn)態(tài)（原來(lái)的狀態(tài)）有關(guān)。

8.1時(shí)序電路的結(jié)構(gòu)、分類(lèi)和描述方式組合邏輯電路存貯電路x1

··xiw1

··

wk··

···

·z1

··zjq1

··

qL··

···

·

時(shí)序邏輯電路的一般結(jié)構(gòu)框圖:輸出方程：Z(tn)=F[X(tn),Q(tn)]輸出是輸入與FF現(xiàn)態(tài)的函數(shù)驅(qū)動(dòng)方程：W(tn)=H[X(tn),Q(tn)]

各觸發(fā)器輸入端的邏輯式狀態(tài)方程：Q(tn+1)=G[W(tn),Q(tn)]將驅(qū)動(dòng)方程代入每個(gè)觸發(fā)器的特征方程，即得到各觸發(fā)器的次態(tài)表達(dá)式信號(hào)間的邏輯關(guān)系可以用三個(gè)向量方程來(lái)表示:時(shí)序電路分類(lèi)1.按照各觸發(fā)脈沖輸入方式的不同分為：

同步時(shí)序電路是指各觸發(fā)器時(shí)鐘受同一個(gè)時(shí)鐘脈沖控制；即所有FF的CP接在一起。異步時(shí)序電路中，觸發(fā)器的時(shí)鐘不是同一個(gè)時(shí)鐘脈沖。即至少有一個(gè)FF的CP與其他不同時(shí)序電路分類(lèi)2.按照輸出與輸入是否直接相關(guān)可分為:

Mealy型電路：

Moore型電路：8.2基于觸發(fā)器時(shí)序電路的分析和設(shè)計(jì)

時(shí)序邏輯電路中的基本單元是觸發(fā)器?；谟|發(fā)器時(shí)序邏輯電路的分析是時(shí)序邏輯電路分析的基礎(chǔ)。

8.2.1觸發(fā)器構(gòu)成的時(shí)序電路分析

同步時(shí)序電路分析方法邏輯電路圖寫(xiě)方程：驅(qū)動(dòng)方程輸出方程邏輯功能狀態(tài)方程狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖時(shí)序圖時(shí)序電路分析流程圖各觸發(fā)器時(shí)鐘一致，受同一時(shí)鐘控制同步時(shí)序電路的分析

[例]分析如圖所示時(shí)序電路的邏輯功能

邏輯電路圖Q0Q1Q2CP&ZFF0FF1FF211TC1&1TC11TC1解(1)寫(xiě)方程①驅(qū)動(dòng)方程：③狀態(tài)方程：②輸出方程：Q0Q1Q2CP&ZFF0FF1FF211TC1&1TC11TC1(2)狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖①狀態(tài)轉(zhuǎn)換表：假設(shè)3個(gè)FF的初態(tài)為000，

由狀態(tài)方程計(jì)算次態(tài)。0001CP狀態(tài)轉(zhuǎn)換表0012001是否有其它簡(jiǎn)化方法填寫(xiě)狀態(tài)轉(zhuǎn)換表呢？畫(huà)次態(tài)卡諾圖可以簡(jiǎn)化狀態(tài)轉(zhuǎn)化表填寫(xiě)：假設(shè)

的初態(tài)為000，從卡諾圖可讀出3個(gè)FF現(xiàn)態(tài)000（對(duì)應(yīng)方格即為對(duì)應(yīng)觸發(fā)器的次態(tài)）的次態(tài)為001。依此再讀001次態(tài)是什么？......一般變量角標(biāo)大的放左邊為高位，如，

，卡諾圖也盡量按高到低順序畫(huà)！畫(huà)狀態(tài)轉(zhuǎn)化表（注意表頭變量順序）：0001CP狀態(tài)轉(zhuǎn)換表0012001010301001140111005100101610111071101118111000循環(huán)回到000，若所有狀態(tài)都包含即為全狀態(tài)轉(zhuǎn)換表。若不包含部分狀態(tài)，比如，某電路若從101回到000，全狀態(tài)轉(zhuǎn)換表要求列出其他不包含狀態(tài)的次態(tài)。②狀態(tài)轉(zhuǎn)換圖回憶單個(gè)FF的狀態(tài)轉(zhuǎn)換圖有幾個(gè)圈？

多觸發(fā)器,比如3觸發(fā)器狀態(tài)圖最多幾個(gè)圈？圖中的箭頭標(biāo)注意義？000/0/0/0圖5.2.1例5.2.1狀態(tài)轉(zhuǎn)換圖/1/0001010011111110101100/0/0/0X/Z00000101001110010111011112345678CP態(tài)轉(zhuǎn)換表001010011100101110111000注意：1）左上角一定要標(biāo)注變量高低信息；2）箭頭上一定按X/Z格式標(biāo)注對(duì)應(yīng)值，Z是當(dāng)前狀態(tài)及X作用下的值。(3)說(shuō)明電路的邏輯功能同步8進(jìn)制加1計(jì)數(shù)器，Z是進(jìn)位信號(hào)，當(dāng)計(jì)數(shù)到111時(shí)，Z為1。分別實(shí)現(xiàn)了對(duì)CP的8、4、2分頻③時(shí)序（波形）圖時(shí)序圖注意：狀態(tài)轉(zhuǎn)換表頭中變量的高低位可否隨便寫(xiě)？？不方便觀察計(jì)數(shù)狀態(tài)??！狀態(tài)轉(zhuǎn)換圖也一樣，低位在前雖然沒(méi)原則錯(cuò)誤。但分析狀態(tài)很不方便?。?021數(shù)電考試不少學(xué)生寫(xiě)反！狀態(tài)轉(zhuǎn)換表0001CP1002100010301011041100015100101610101170111118111000分析以下電路功能（僅說(shuō)明思路）1J>C11K1J>C11KX1CPQ1Q2Y異步時(shí)序電路分析方法邏輯電路圖邏輯功能狀態(tài)方程狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖時(shí)序圖驅(qū)動(dòng)方程輸出方程時(shí)鐘方程至少有一個(gè)觸發(fā)器時(shí)鐘與其它觸發(fā)器不同異步時(shí)序電路分析

[例]下圖為一異步時(shí)序電路邏輯圖，試分析該電路的邏輯功能。

邏輯電路圖Q0Q1Q2CP&FF0FF1FF211111JC11K1JC11K1JC11K解(1)寫(xiě)方程式①寫(xiě)出觸發(fā)器驅(qū)動(dòng)方程和時(shí)鐘方程J0=

，

K0=1，

CP0=CPJ1=K1=1，

CP1=Q0J2=Q1Q0，

K2=1，

CP2=CP

②.狀態(tài)方程

(CP0)

(CP1)(CP2)Q0Q1Q2CP&FF0FF1FF211111JC11K1JC11K1JC11K(2)列出狀態(tài)轉(zhuǎn)換真值表、畫(huà)出狀態(tài)轉(zhuǎn)換圖和波形圖①狀態(tài)轉(zhuǎn)換表00001234CP狀態(tài)轉(zhuǎn)換表0？1

(CP0)

(CP1)(CP2)時(shí)鐘方程：CP0=CP2=CPCP1=Q0注意：有效的時(shí)鐘信號(hào)是每個(gè)觸發(fā)器翻轉(zhuǎn)的前提條件：異步電路必須注意每個(gè)FF的CP有效性。00100100010如果要求畫(huà)全狀態(tài)轉(zhuǎn)換表？00000101001110001234CP狀態(tài)轉(zhuǎn)換表001010011100000000001010011100(a)狀態(tài)轉(zhuǎn)換圖③畫(huà)波形圖②畫(huà)出狀態(tài)轉(zhuǎn)換圖全狀態(tài)轉(zhuǎn)換圖？(3)說(shuō)明電路的邏輯功能實(shí)現(xiàn)了5進(jìn)制異步加1計(jì)數(shù)器；Q2實(shí)現(xiàn)了對(duì)CP的5分頻輸出。計(jì)數(shù)器最高位變量的頻率一定是對(duì)時(shí)鐘的分頻，分頻數(shù)是模值CPQ0Q1Q2(b)工作波形圖8.2.2觸發(fā)器構(gòu)成的時(shí)序電路設(shè)計(jì)時(shí)序電路設(shè)計(jì)流程圖設(shè)計(jì)要求狀態(tài)轉(zhuǎn)換圖選觸發(fā)器狀態(tài)分配狀態(tài)轉(zhuǎn)換表得次態(tài)卡諾圖狀態(tài)方程驅(qū)動(dòng)方程輸出方程邏輯電路圖檢查自啟動(dòng)及驗(yàn)證功能異步：時(shí)鐘方程同步時(shí)序電路的設(shè)計(jì)[例]用下降沿觸發(fā)的JK觸發(fā)器設(shè)計(jì)同步8421BCD碼的十進(jìn)制加法計(jì)數(shù)器

⑴

根據(jù)設(shè)計(jì)要求，作出狀態(tài)轉(zhuǎn)換圖。

S0狀態(tài)轉(zhuǎn)換圖S1S2S3S4S5S6S7S8S9⑵選擇觸發(fā)器的類(lèi)型、個(gè)數(shù)以及進(jìn)行狀態(tài)分配①

選擇所用觸發(fā)器的類(lèi)型和個(gè)數(shù)

題已指定JK觸發(fā)器。本例中，因?yàn)闋顟B(tài)數(shù)N=10，所以觸發(fā)器個(gè)數(shù)n=4。②

狀態(tài)分配狀態(tài)分配采用8421BCD碼。有S0=0000，S1=0001，···，S9=1001。1010～1111六個(gè)狀態(tài)可作為任意項(xiàng)處理。CP1234567891000000001001000110100010101100111100010010001001000110100010101100111100010010000狀態(tài)轉(zhuǎn)換表③

列出狀態(tài)轉(zhuǎn)換表11X100X000XX11XX0001111000011110(3)求出3個(gè)向量方程①

畫(huà)次態(tài)卡諾圖——求狀態(tài)方程0001111001X001X010XX01XX000111100001111000X011X000XX11XX0001111000011110圖5.3.3例5.3.1次態(tài)卡諾圖11X100X000XX11XX000111100001111000X100X001XX00XX00011110②

與JK觸發(fā)器特性方程比較可得FF2的驅(qū)動(dòng)方程J3=Q2Q1Q0

K3=Q0J1=

Q3Q0

K1=Q0J0=1，

K0=1同理可得其它驅(qū)動(dòng)方程CP1JC11KRDQ01邏輯邏輯電路圖FF0&

1JC11KRDFF1&1JC1&1KRD&1JC11KRDQ1FF2Q2Q3(4)

由驅(qū)動(dòng)方程畫(huà)出邏輯電路圖

完整的狀態(tài)轉(zhuǎn)換圖Q3Q2Q1Q01010101111011100111011110000000100100011010001010110011110001001(5)

檢查電路的自起動(dòng)能力即檢查電路進(jìn)入無(wú)效的幾種1010～1111狀態(tài)時(shí),能否在CP作用下進(jìn)入正常工作時(shí)的任何一個(gè)狀態(tài)。方法：無(wú)效態(tài)作為現(xiàn)態(tài)計(jì)算次態(tài)；

從卡諾圖觀察最為直觀簡(jiǎn)單。

異步時(shí)序電路的設(shè)計(jì)方法設(shè)計(jì)方法類(lèi)似同步設(shè)計(jì)只需使用波形圖描述找出每個(gè)觸發(fā)器的時(shí)鐘即可。時(shí)鐘選擇原則：狀態(tài)要改變時(shí)提供時(shí)鐘的有效沿。例如：

CPQ0Q1Q2010101010001100110000011110CPQ0Q1Q2010101010001100110000011110CPQ0Q1Q2010101010001100110000011110基于FF的時(shí)序電路設(shè)計(jì)總結(jié)仔細(xì)分析命題畫(huà)出狀態(tài)圖狀態(tài)化簡(jiǎn)狀態(tài)分配、選FF類(lèi)型和n檢查自啟動(dòng)檢測(cè)電路功能編碼形式的狀態(tài)轉(zhuǎn)換圖和表、次態(tài)卡諾圖、波形圖輸出方程狀態(tài)方程驅(qū)動(dòng)方程畫(huà)邏輯電路圖異步：依波形圖確定各FF時(shí)鐘，即確定時(shí)鐘方程基于有限狀態(tài)機(jī)的時(shí)序電路設(shè)計(jì)有限狀態(tài)機(jī)（Finite-statemachine,FSM），又稱(chēng)有限狀態(tài)自動(dòng)機(jī)，簡(jiǎn)稱(chēng)狀態(tài)機(jī)，是表示有限個(gè)狀態(tài)以及在這些狀態(tài)之間的轉(zhuǎn)移和動(dòng)作等行為的數(shù)學(xué)模型。FSM可以模擬世界上大部分事物。在任何時(shí)候都可以處于有限數(shù)量的狀態(tài)之一。外部輸入作用下，F(xiàn)SM可以從一個(gè)狀態(tài)轉(zhuǎn)換到另一個(gè)狀態(tài);

一個(gè)對(duì)象的狀態(tài)越多、發(fā)生的事件越多，就越適合采用有限狀態(tài)機(jī)來(lái)描述。具有一定順序特征的事件，也可以采用狀態(tài)機(jī)的思想進(jìn)行實(shí)現(xiàn)。程序流程圖或者后續(xù)MCU片內(nèi)ADC等工作原理也用FSM描述狀態(tài)機(jī)一般有四個(gè)要素：①現(xiàn)態(tài)：當(dāng)前所處的狀態(tài)。②條件：觸發(fā)狀態(tài)轉(zhuǎn)移的事件，即輸入。③動(dòng)作：在某種條件的觸發(fā)下執(zhí)行某種操作，即輸出。④次態(tài)：滿(mǎn)足條件后要跳轉(zhuǎn)去的下一狀態(tài)。有限狀態(tài)機(jī)設(shè)計(jì)舉例1（6.5節(jié)）P135，鏈6-3狀態(tài)機(jī)設(shè)計(jì)實(shí)例：設(shè)計(jì)要求控制8個(gè)LED燈，實(shí)現(xiàn)如下顯示花型：（1）從兩邊到中間逐個(gè)點(diǎn)亮，全亮后熄滅；（2）從中間往兩頭逐個(gè)點(diǎn)亮，全亮后熄滅；（3）循環(huán)執(zhí)行上述過(guò)程。有限狀態(tài)機(jī)設(shè)計(jì)舉例1（6.5節(jié)）1.邏輯抽象，狀態(tài)化簡(jiǎn)、狀態(tài)分配(現(xiàn)態(tài)、次態(tài)）當(dāng)前狀態(tài)（現(xiàn)態(tài)）8個(gè)LED燈顯示狀態(tài)（LED輸出）下一狀態(tài)（次態(tài)）S000000000S1S110000001S2S211000011S3S311100111S4S411111111S5S500000000S6S600011000S7S700111100S8S801111110S9S911111111S0狀態(tài)分配：S0=4'b0000，S1=4'b0001，S2=4'b0010，S3=4'b0011….S9=4'b1001有限狀態(tài)機(jī)設(shè)計(jì)舉例1（6.5節(jié)）2.輸入即條件——狀態(tài)轉(zhuǎn)移的條件。跑馬燈花型的變化需要一個(gè)時(shí)序控制，也就是每隔一定的時(shí)間顯示狀態(tài)進(jìn)行一次切換。（比如，0.5s狀態(tài)轉(zhuǎn)移）3.動(dòng)作——每個(gè)狀態(tài)輸出其對(duì)應(yīng)LED信息。舉例2利用有限狀態(tài)機(jī)設(shè)計(jì)一個(gè)串行序列檢測(cè)器當(dāng)檢測(cè)到111時(shí)輸出1，序列碼可重疊。解：將檢測(cè)到無(wú)效位（該例檢測(cè)111的第一有效位為1，無(wú)效位則為0，相反則為1）用S0狀態(tài)表示，當(dāng)檢測(cè)到的第一個(gè)有效位用S1記憶，檢測(cè)到第二個(gè)有效位用S2記憶，當(dāng)檢測(cè)到第三個(gè)有效位用S3記憶，且輸出1，顯然這是一個(gè)Moore型的狀態(tài)機(jī)。舉例2畫(huà)狀態(tài)轉(zhuǎn)換圖（狀態(tài)機(jī)）及分配狀態(tài)，S0=00，S1=01，S2=10，S3=11。舉例2方程：電路（無(wú)須自啟動(dòng)檢測(cè)）：基于VerilogHDL的111序列檢測(cè)器設(shè)計(jì)描述及仿真文件

——可重疊序列

P183鏈8-1狀態(tài)機(jī)的行為可以在現(xiàn)代社會(huì)中的許多設(shè)備中觀察到。

例如，自動(dòng)售貨機(jī)，當(dāng)存放適當(dāng)?shù)挠矌沤M合時(shí)分配產(chǎn)品。交通燈、數(shù)字密碼鎖等。

用狀態(tài)機(jī)設(shè)計(jì)復(fù)雜的時(shí)序電路，概念更清晰！作業(yè)1作業(yè)：8.18.2 8.4 8.58.3集成計(jì)數(shù)器計(jì)數(shù)器的功能：計(jì)數(shù)、分頻、定時(shí)等；計(jì)數(shù)器的分類(lèi)按計(jì)數(shù)器電路是同步異步分類(lèi)按計(jì)數(shù)器輸出碼的規(guī)律分類(lèi)按計(jì)數(shù)容量M分類(lèi)模2n計(jì)數(shù)器，如16非模2n計(jì)數(shù)器，如10加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器幾種中規(guī)模集成計(jì)數(shù)器CP脈沖引入方式型

號(hào)計(jì)數(shù)模式清零方式預(yù)置數(shù)方式異

步7429374290二-八-十六進(jìn)制加法二-五-十進(jìn)制加法異步（高電平）異步（高電平）無(wú)無(wú)同

步741607416174162741637419274193十進(jìn)制加法4位二進(jìn)制加法十進(jìn)制加法4位二進(jìn)制加法十進(jìn)制可逆4位二進(jìn)制可逆異步（低電平）異步（低電平）同步（低電平）同步（低電平）異步（高電平）異步（高電平）同步（低有效）同步（低有效）同步（低有效）同步（低有效）異步（低有效）異步（低有效）異步集成計(jì)數(shù)器

74293是二-八-十六進(jìn)制異步二進(jìn)制加法計(jì)數(shù)器。它由四個(gè)T觸發(fā)器串接而成，內(nèi)部邏輯電路如圖所示。異步二進(jìn)制計(jì)數(shù)器74293邏輯電路圖(a)Q1Q2Q3&CP01Q0CP1R01R02FF0FF1FF2FF31TC1RD1TC1RD1TC1RD1TC1RDCP0CP1R01R02工作狀態(tài)X↓↓XXXXX↓↓1X0X010X0X異步清零FF0計(jì)數(shù)FF0計(jì)數(shù)FF1~FF3計(jì)數(shù)FF1~FF3計(jì)數(shù)74293的功能表①

當(dāng)外CP僅送入CP0，由Q0輸出，電路為二進(jìn)制計(jì)數(shù)器。②

當(dāng)外CP僅送入CP1，由Q3Q2Q1輸出，電路為八進(jìn)制計(jì)數(shù)器。③

當(dāng)外CP僅送入CP0，而CP1與Q0相連時(shí)，電路為16進(jìn)制計(jì)數(shù)器。

Q0Q1Q2Q3CP1CP0R01R0274293異步集成計(jì)數(shù)器74290

74290是二-五-十進(jìn)制異步加法計(jì)數(shù)器。異步集成計(jì)數(shù)器74290

這里的異步是指芯片內(nèi)部電路是異步時(shí)序電路圖5.2.1例5.2.1狀態(tài)轉(zhuǎn)換圖異步集成計(jì)數(shù)器74290按畫(huà)狀態(tài)轉(zhuǎn)換圖，分析電路功能？圖5.2.1例5.2.1狀態(tài)轉(zhuǎn)換圖0000000100100011010011001011101010011000Q3回零提供了CP0的有效下沿同步集成計(jì)數(shù)器1.同步二進(jìn)制計(jì)數(shù)器74161CPCTTCTP工作狀態(tài)X↑XX↑01111X0111XXXX0XX011異步清零同步置數(shù)保持保持計(jì)數(shù)74161的功能表74161的符號(hào)圖

D0D1D2D3

CTPCTTCPCOLDCR

74161Q0Q1Q2Q32.同步計(jì)數(shù)器74163

74163為四位二進(jìn)制加法計(jì)數(shù)器，功能表和符號(hào)圖：D0D1D2D3Q0Q1Q2Q3CTPCTTCPCOLDCR7416374163的符號(hào)圖CPCTPCTT工作狀態(tài)↑↑XX↑01111X0111XXXX011011同步清零同步預(yù)置數(shù)保持保持計(jì)數(shù)74163的功能表波形及引腳圖置數(shù)！注意進(jìn)位位！不清楚時(shí)查pdf3.同步計(jì)數(shù)器74193CPUCPDCR工作狀態(tài)XX↑1XX1↑1000X011清零預(yù)置數(shù)加法計(jì)數(shù)減法計(jì)數(shù)74193的功能表

74193是雙時(shí)鐘輸入四位二進(jìn)制同步可逆計(jì)數(shù)器。CPU是加法計(jì)數(shù)時(shí)鐘信號(hào)，CPD是減法計(jì)數(shù)時(shí)鐘信號(hào)，是清零信號(hào)，是置數(shù)控制信號(hào)，是加法進(jìn)位信號(hào)，為減法借位信號(hào)。

74193的符號(hào)圖CRLDD0D1D2D3Q0Q1Q2Q3BOCOCPUCPD74193FPGA實(shí)現(xiàn)分頻和模6計(jì)數(shù)器modulemod6cnt( inputwireclr, inputwireclk, outputreg[2:0]q);reg[24:0]q1;//25位計(jì)數(shù)器，對(duì)50MHz時(shí)鐘進(jìn)行225分頻always@(posedgeclkorposedgeclr) begin if(clr==1) q1<=0; else q1<=q1+1; endassignmclk=q1[24];//1.49Hz驗(yàn)證mclk定義是否正確？

D4D5D6D7D0D1D2D3Q4Q5Q6Q7Q0Q1Q2Q31D0D1D2D3Q0Q1Q2Q3CTPCTTCPCOLDCRD0D1D2D3Q0Q1Q2Q3CTPCTTCPCPCOCOLDCR14.多片集成計(jì)數(shù)器的級(jí)聯(lián)方法——同步、異步級(jí)聯(lián)

前面介紹的各種集成計(jì)數(shù)器多是四位的，只能實(shí)現(xiàn)N

16的計(jì)數(shù)，在實(shí)際應(yīng)用中，經(jīng)常會(huì)遇到多片集成計(jì)數(shù)器的級(jí)聯(lián)使用的情況。下面以74LS161為例，介紹計(jì)數(shù)器的級(jí)聯(lián)方法。圖7.4.7多片74161的級(jí)聯(lián)方法任意進(jìn)制計(jì)數(shù)器構(gòu)成

目前市售集成計(jì)數(shù)器產(chǎn)品，在計(jì)數(shù)體制方面，只做成應(yīng)用較廣的十進(jìn)制、十六進(jìn)制、7位二進(jìn)制、12位二進(jìn)制、14位二進(jìn)制等幾種產(chǎn)品。在需要其它任意進(jìn)制計(jì)數(shù)器時(shí)，只能在現(xiàn)有中規(guī)模集成計(jì)數(shù)器基礎(chǔ)上，經(jīng)過(guò)外電路的不同連接來(lái)實(shí)現(xiàn)。

現(xiàn)以M表示已有中規(guī)模集成計(jì)數(shù)器的進(jìn)制(或模值)，以n表示待實(shí)現(xiàn)計(jì)數(shù)器的進(jìn)制，介紹實(shí)現(xiàn)n進(jìn)制計(jì)數(shù)器的方法。若M>n，只需一片集成計(jì)數(shù)器，如果M<n，則需多片集成計(jì)數(shù)器實(shí)現(xiàn)。

如何實(shí)現(xiàn)？利用清零端和置數(shù)端，要注意同步與異步操作的區(qū)別?。。‘惒讲僮鳌辶闩c置數(shù)不受CP有效沿控制

反饋清零法[例]用74LS293構(gòu)成十進(jìn)制計(jì)數(shù)器。74293是二-八-十六進(jìn)制異步二進(jìn)制加法計(jì)數(shù)器。異步清0解：如圖將Q0與CP1相連是幾進(jìn)制計(jì)數(shù)器？Q0Q1Q2Q3CP0CP1R01R02

74293CPQ0Q1Q2Q3Q0QS00000Q00010100001100102Sn-1100101100101100010111Q3Sn101010111100110111101111

若計(jì)數(shù)器為同步清0，采用哪一個(gè)狀態(tài)使清0有效？設(shè)n進(jìn)制計(jì)數(shù)器的有效狀態(tài)S0～Sn-1異步方法：采用計(jì)數(shù)器的清0或置數(shù)端設(shè)n進(jìn)制計(jì)數(shù)器的有效狀態(tài)S0～Sn-1①

寫(xiě)出n進(jìn)制計(jì)數(shù)器Sn狀態(tài)的二進(jìn)制編碼

n=10，

Sn=1010②

求反饋邏輯

F=Q3Q1③

畫(huà)邏輯圖，如圖所示。Q0Q1Q2Q3CP0CP1R01R02

74293CPQ0Q1Q2Q3④

畫(huà)波形圖，如圖所示。74LS293構(gòu)成十進(jìn)制計(jì)數(shù)器CPQ0Q1Q2Q31.異步操作——反饋置數(shù)法

[例]試用74LS193設(shè)計(jì)十進(jìn)制加法計(jì)數(shù)器，設(shè)計(jì)數(shù)器的起始狀態(tài)為0011。

①

求Sn狀態(tài)的二進(jìn)制編碼

Sn=S0+[n]B

=0011+1010=1101②求反饋邏輯

==③

畫(huà)邏輯圖如圖所示

CRLDD0D1D2D3Q0Q1Q2Q3BOCOCPUCPD7419301Q0Q1Q2Q3＆電路圖CP2.同步操作——使用計(jì)數(shù)器的最后一個(gè)有效狀態(tài)構(gòu)成反饋邏輯！

在控制端加入有效的清零或置數(shù)控制信號(hào)后，必須等待CP有效沿到來(lái)時(shí)，計(jì)數(shù)器才清零或置數(shù)——同步操作。

[例]用74LS161和74163設(shè)計(jì)一個(gè)十進(jìn)制加法計(jì)數(shù)器，要求初始狀態(tài)為0000

。①

寫(xiě)出N進(jìn)制計(jì)數(shù)器Sn-1狀態(tài)的二進(jìn)編碼

Sn-1=S0+[n-1]B=0000+1001=1001②

求反饋邏輯③

畫(huà)邏輯圖

十進(jìn)制加法計(jì)數(shù)器邏輯圖(a)由74161構(gòu)成(b)由74163構(gòu)成

D0D1D2D3

CTPCTTCP

COLDCR

74163Q0Q1Q2Q3CP1＆Q0Q1Q2Q3(b)

D0D1D2D3

CTPCTTCP

COLDCR

74161Q0Q1Q2Q3CP1＆Q0Q1Q2Q3(a)

在異步操作條件下，無(wú)論是異步清零法，還是異步置數(shù)法，均用Sn狀態(tài)反饋，且Sn狀態(tài)為瞬態(tài)；而在同步操作條件下，無(wú)論是同步清零法還是同步置數(shù)法，均用Sn-1狀態(tài)反饋，無(wú)瞬態(tài)，Sn-1為有效計(jì)數(shù)狀態(tài)。

同步操作和異步操作的總結(jié)比較：同步操作波形圖8910CPQ0Q1Q2Q3[解]①

求預(yù)置數(shù)即S074160為十進(jìn)制計(jì)數(shù)器，同步置數(shù)。

S0=[10-6]BCD

=0100②

畫(huà)邏輯圖

[例]試用74160的CO反饋，實(shí)現(xiàn)6進(jìn)制計(jì)數(shù)器。應(yīng)該使用預(yù)置還是清0端？160異步清0，同步預(yù)置電路圖011CRLDD0D1D2D3CPQ0Q1Q2Q3Q0Q1

Q2Q3CPCO由于預(yù)置數(shù)0100是計(jì)數(shù)循環(huán)中的最小數(shù)，這種設(shè)計(jì)方法也稱(chēng)為置最小數(shù)法。

有時(shí)為了簡(jiǎn)化這類(lèi)設(shè)計(jì)，常用進(jìn)位輸出信號(hào)CO實(shí)現(xiàn)反饋置數(shù)模M的計(jì)數(shù)器設(shè)計(jì)成任意n進(jìn)制計(jì)數(shù)器總結(jié)M>n任意n進(jìn)制的狀態(tài)圖S0～Sn-1同步操作取Sn-1狀態(tài)構(gòu)成反饋方程異步操作取Sn狀態(tài)構(gòu)成反饋方程同步、異步操作與同步、異步電路是2個(gè)完全不同的概念M<n，先級(jí)聯(lián)再反饋清零或置數(shù)例用74160組成48進(jìn)制計(jì)數(shù)器。先將兩芯片采用同步級(jí)聯(lián)方式連接成100進(jìn)制計(jì)數(shù)器，然后再用異步清零法組成了48進(jìn)制計(jì)數(shù)器。解：因?yàn)閚＝48，而74160為模10計(jì)數(shù)器，所以要用兩片74160構(gòu)成此計(jì)數(shù)器。Q7Q6Q5Q4Q3Q2Q1Q0

例用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器先級(jí)聯(lián)為256進(jìn)制，24的十六進(jìn)制數(shù)：18HCTpCTtCTpCTt1174161異步清零！如何得到希望的8421BCD輸出？Q7Q6Q5Q4Q3Q2Q1Q0

74290采用異步級(jí)聯(lián)方式組成的二位8421BCD碼的十進(jìn)制加法計(jì)數(shù)器。模為10×10=100分析電路功能？“0”分析電路功能？用異步清零法組成了48進(jìn)制計(jì)數(shù)器。Q7Q6Q5Q4Q3Q2Q1Q0

例用74LS161芯片構(gòu)成二十四進(jìn)制計(jì)數(shù)器先級(jí)聯(lián)為256進(jìn)制，24的十六進(jìn)制數(shù)：18HCTpCTtCTpCTt1174161異步清零！如何得到希望的8421BCD輸出？Q7Q6Q5Q4Q3Q2Q1Q0

MCU片內(nèi)計(jì)數(shù)器舉例MSP430x2xx片內(nèi)定時(shí)器部分電路結(jié)構(gòu)框圖（來(lái)自TI器件手冊(cè)），其功能比上述集成計(jì)數(shù)器靈活強(qiáng)大：模大、可設(shè)置模式、選擇時(shí)鐘源、分頻、產(chǎn)生中斷等。8.4寄存器寄存器是數(shù)字系統(tǒng)中用來(lái)存儲(chǔ)二進(jìn)制數(shù)據(jù)的邏輯器件，如微處理器中的指令碼寄存器、地址寄存器、I/O寄存器等。寄存器的電路結(jié)構(gòu)一般由同步時(shí)鐘控制的多個(gè)觸發(fā)器組成，待存入的數(shù)據(jù)在統(tǒng)一的時(shí)鐘脈沖控制下存入觸發(fā)器中。寄存器按邏輯功能劃分：并行寄存器、移位串行寄存器。并行寄存器——也稱(chēng)為寄存器移位寄存器，不僅寄存還移位。

8.4.1寄存器及應(yīng)用集成寄存器742738.4.1寄存器及應(yīng)用集成寄存器7417374LS173符號(hào)圖SN54173,SN54LS173A,SN74173,SN74LS173A

4-BITD-TYPEREGISTERSWITH3-STATEOUTPUTS三態(tài)寄存器在總線(xiàn)中的應(yīng)用多個(gè)寄存器與數(shù)據(jù)總線(xiàn)的連接電路8.4.2移位寄存器(ShiftRegister)

工作原理右移：（多數(shù)教材或移位寄存器功能表中叫左移，與數(shù)字的移位叫法相反，本教材改為一致）左移：并行輸入數(shù)碼的移位寄存器置數(shù)時(shí)：1工作前：清零雙向移位寄存器CPD0=SASBQ0Q1………Q7

00………00Q0…Q61Q0…Q6011×↑↑74164功能表×01Q7Q6Q5Q4Q3Q2Q1Q0CRCPSASB圖5.5.174164的符號(hào)圖集成移位寄存器

1.8位單向移位寄存器74164——串入并出2.

四位雙向移位寄存器74194

四位雙向移位寄存器74194的電路符號(hào)和功能表74194的符號(hào)圖