IC封裝測試流程詳解_第1頁
IC封裝測試流程詳解_第2頁
IC封裝測試流程詳解_第3頁
IC封裝測試流程詳解_第4頁
IC封裝測試流程詳解_第5頁
已閱讀5頁,還剩37頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、introduction of ic assembly process ic封裝工藝簡介,艾,company logo,ic process flow,customer 客 戶,ic design ic設(shè)計,wafer fab 晶圓制造,wafer probe 晶圓測試,assembly 除了bga和csp外,其他package都會采用lead frame, bga采用的是substrate;,company logo,raw material in assembly(封裝原材料),【gold wire】焊接金線,實現(xiàn)芯片和外部引線框架的電性和物 理連接; 金線采用的是99.99%的高純度金;

2、 同時,出于成本考慮,目前有采用銅 線和鋁線工藝的。優(yōu)點是成本降低, 同時工藝難度加大,良率降低; 線徑?jīng)Q定可傳導(dǎo)的電流;0.8mil, 1.0mil,1.3mils,1.5mils和2.0mils;,company logo,raw material in assembly(封裝原材料),【mold compound】塑封料/環(huán)氧樹脂,主要成分為:環(huán)氧樹脂及各種添加劑(固化劑,改性劑,脫 模劑,染色劑,阻燃劑等); 主要功能為:在熔融狀態(tài)下將die和lead frame包裹起來, 提供物理和電氣保護,防止外界干擾; 存放條件:零下5保存,常溫下需回溫24小時;,company logo,ra

3、w material in assembly(封裝原材料),成分為環(huán)氧樹脂填充金屬粉末(ag); 有三個作用:將die固定在die pad上; 散熱作用,導(dǎo)電作用; -50以下存放,使用之前回溫24小時;,【epoxy】銀漿,company logo,typical assembly process flow,fol/前段,eol/中段,plating/電鍍,eol/后段,final test/測試,company logo,fol front of line前段工藝,back grinding 磨片,wafer,wafer mount 晶圓安裝,wafer saw 晶圓切割,wafer wa

4、sh 晶圓清洗,die attach 芯片粘接,epoxy cure 銀漿固化,wire bond 引線焊接,2nd optical 第二道光檢,3rd optical 第三道光檢,eol,company logo,fol back grinding背面減薄,taping 粘膠帶,back grinding 磨片,de-taping 去膠帶,將從晶圓廠出來的wafer進行背面研磨,來減薄晶圓達到 封裝需要的厚度(8mils10mils); 磨片時,需要在正面(active area)貼膠帶保護電路區(qū)域 同時研磨背面。研磨之后,去除膠帶,測量厚度;,company logo,fol wafer

5、saw晶圓切割,wafer mount 晶圓安裝,wafer saw 晶圓切割,wafer wash 清洗,將晶圓粘貼在藍膜(mylar)上,使得即使被切割開后,不會散落; 通過saw blade將整片wafer切割成一個個獨立的dice,方便后面的 die attach等工序; wafer wash主要清洗saw時候產(chǎn)生的各種粉塵,清潔wafer;,company logo,fol wafer saw晶圓切割,wafer saw machine,saw blade(切割刀片): life time:9001500m; spindlier speed:3050k rpm:feed speed:

6、3050/s;,company logo,fol 2nd optical inspection二光檢查,主要是針對wafer saw之后在顯微鏡下進行wafer的外觀檢查,是否有出現(xiàn)廢品。,chipping die 崩 邊,company logo,fol die attach 芯片粘接,write epoxy 點銀漿,die attach 芯片粘接,epoxy cure 銀漿固化,epoxy storage: 零下50度存放;,epoxy aging: 使用之前回溫,除去氣泡;,epoxy writing: 點銀漿于l/f的pad上,pattern可選;,company logo,fol d

7、ie attach 芯片粘接,芯片拾取過程: 1、ejector pin從wafer下方的mylar頂起芯片,使之便于 脫離藍膜; 2、collect/pick up head從上方吸起芯片,完成從wafer 到l/f的運輸過程; 3、collect以一定的力將芯片bond在點有銀漿的l/f 的pad上,具體位置可控; 4、bond head resolution: x-0.2um;y-0.5um;z-1.25um; 5、bond head speed:1.3m/s;,company logo,fol die attach 芯片粘接,epoxy write: coverage 75%;,die

8、 attach: placement99.95%的高純 度的錫(tin),為目前普遍采用的技術(shù),符合 rohs的要求; tin-lead:鉛錫合金。tin占85%,lead占 15%,由于不符合rohs,目前基本被淘汰;,company logo,eol post annealing bake(電鍍退火),目的: 讓無鉛電鍍后的產(chǎn)品在高溫下烘烤一段時間,目的在于 消除電鍍層潛在的晶須生長(whisker growth)的問題; 條件: 150+/-5c; 2hrs;,晶須,晶須,又叫whisker,是指錫在長時間的潮濕環(huán)境和溫度變化環(huán)境下生長出的一種須狀晶體,可能導(dǎo)致產(chǎn)品引腳的短路。,company logo,eol trim&form(切筋成型),trim:將一條片的lead frame切割成單獨的unit(ic)的過程; form:對trim后的ic產(chǎn)品進行引腳成型,達到工藝需要求的形狀, 并放置進tube或者tray盤中;,company logo,eol trim&form(切筋成型),cutting tool& forming punch,cutting die,stripper pad,forming die,1,2,3,4,company logo,eol final visual inspection(第四道光檢),final visual inspecti

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論