1、中頻處理子系統(tǒng)1 引言1.1 引入l 軟件無(wú)線電的關(guān)鍵技術(shù)：第一，需要研究一個(gè)開放式、可擴(kuò)展、標(biāo)準(zhǔn)化的軟件、硬件平臺(tái)結(jié)構(gòu)。第二，需要研究實(shí)現(xiàn)適合于軟件無(wú)線電系統(tǒng)的高性能射頻、數(shù)字信號(hào)處理器件。第三，需要研究適合于軟件無(wú)線電的多波段、多速率、多模式信號(hào)接收理論和實(shí)現(xiàn)方法。l 一方面由于軟件無(wú)線電在高中頻甚至是在射頻進(jìn)行數(shù)字化，這樣可以減少模擬環(huán)節(jié)，使得前端引入的噪聲更少，信號(hào)失真更小，電路更簡(jiǎn)潔、軟件無(wú)線電和普通的窄帶接收機(jī)相比，瞬時(shí)處理的帶寬更寬，動(dòng)態(tài)范圍更大、可擴(kuò)展性更好。l 另一方面目前市場(chǎng)上的A/D轉(zhuǎn)換器的采樣頻率不能達(dá)到射頻所發(fā)射的頻率，因此涉及到變頻至中頻。1.2 作用l 完成高速A

2、DC、高速DAC、數(shù)字下變頻（DDC）、數(shù)字上變頻（DUC）功能；l 芯片通過(guò)監(jiān)控子系統(tǒng)進(jìn)行配置才能正常工作，實(shí)現(xiàn)模擬信號(hào)和數(shù)字基帶信號(hào)的互相轉(zhuǎn)換l 數(shù)字上變頻（DUC）和數(shù)字下變頻（DDC）功能逐漸由FPGA來(lái)實(shí)現(xiàn)；使用FPGA既可以實(shí)現(xiàn)載波選頻產(chǎn)品，也可以實(shí)現(xiàn)寬帶選頻產(chǎn)品；2 組成2.1 ADC前端驅(qū)動(dòng)電路常用器件2.1.1 Transformer 包含兩類：普通的transformer或者balun a)無(wú)源器件，不會(huì)給ADC前端帶來(lái)額外的噪聲，影響ADC SNR性能的測(cè)量； b)可以有效地隔離信號(hào)源地直流分量； c)使用不同匝數(shù)比的transformer，可以方便地實(shí)現(xiàn)升壓或者降壓 d

3、)應(yīng)用電路簡(jiǎn)單，調(diào)試方便；2.1.2 有源器件(運(yùn)放等) a)可以提供增益輸入，但是由于是有源器件，產(chǎn)生的噪聲會(huì)影響到ADC的SNR性能； b)外圍電路較復(fù)雜，設(shè)計(jì)時(shí)需要考慮運(yùn)放的輸出阻抗、setting time等指標(biāo)與ADC芯片的接口； c)由于增益帶寬積的存在，在寬帶應(yīng)用中受到限制?；谝陨咸攸c(diǎn)的考慮，我們的設(shè)計(jì)中一般使用transformer來(lái)驅(qū)動(dòng)ADC。2.2 ADC前端驅(qū)動(dòng)電路Trans的主要指標(biāo)insertion loss(插入損耗) 實(shí)際的transformer都會(huì)有插損，中頻應(yīng)用中一般在1dB以下input return loss（輸入端回波損耗）：允許用戶設(shè)計(jì)匹配電路在某些

4、頻段滿足transformer的響應(yīng)特性magnitude imbalance 和 phase imbalance（幅度不平衡和相位不平衡）：理想的transformer的差分端信號(hào)應(yīng)該是幅度相同相位相反的，實(shí)際的巴倫總存在幅度和相位的不平衡。這種不平衡經(jīng)過(guò)ADC的傳輸特性后就會(huì)導(dǎo)致ADC的輸出信號(hào)中存在偶次諧波分量。而且根據(jù)理論分析，相位不平衡對(duì)偶次諧波分量的影響更大。2.3 ADC前端驅(qū)動(dòng)電路設(shè)計(jì)注意事項(xiàng)設(shè)計(jì)時(shí)盡量選用相位、幅度不平衡較小的transformer，在中頻頻率低于100MHz時(shí)，不平衡帶來(lái)的影響較小，可以選擇單transformer；在中頻頻率高于100MHz時(shí)，一定要選用雙

5、巴倫或者雙transformer來(lái)減小不平衡的影響。下圖是采用單transformer、雙巴倫和雙transformer時(shí)，幅度不平衡和相位不平衡隨頻率的變化曲線由圖可以看出，在高于100MHz的應(yīng)用時(shí)單transformer的相位不平衡度惡化很嚴(yán)重，使用雙巴倫或者雙transformer可以有效地改善相位不平衡，代價(jià)就是幅度不平衡有些增加，前述分析也指出，幅度不平衡對(duì)二次諧波的惡化貢獻(xiàn)很小，因此總的二次諧波分量是減小的。 設(shè)計(jì)時(shí)，使用雙巴倫的設(shè)計(jì)可以根據(jù)需要只焊接一個(gè)巴倫從而節(jié)省單板成本，因此相對(duì)雙transformer的結(jié)構(gòu)來(lái)說(shuō)更靈活，實(shí)際中應(yīng)用較多。由于匝數(shù)比高的transformer中

6、不平衡問(wèn)題較難解決，因此在設(shè)計(jì)中盡量選用1:1的transformer或巴倫。目前公司較多的1:1的transformer有ADT1-1WT，TC1-1T，巴倫有ETC1-1-13（Maba-007159）、TC1-1-13等。阻抗匹配的設(shè)計(jì)，目的：從transformer輸入端看進(jìn)去的阻抗為50歐姆，可以在初級(jí)進(jìn)行匹配，也可以在次級(jí)進(jìn)行匹配。其中RT=60.4，Rs=25，則差分線到ADC的模擬輸入口之間一般串一個(gè)小電阻用于隔離ADC內(nèi)部的開關(guān)信號(hào)對(duì)信號(hào)源的影響，布局時(shí)串阻要盡量靠近ADC側(cè)；如果ADC要求輸入的差分模擬信號(hào)具備共模電壓輸入，注意加共模電壓的方法2.4 A/D2.4.1 原理

7、l 采樣：奎斯特采樣： 帶通信號(hào)采樣： 且l 量化：舍入法和截?cái)喾?。l 編碼2.4.2 主要性能l 轉(zhuǎn)換靈敏度 假設(shè)一個(gè)A/D器件的性能輸入電壓范圍為（-V，V），轉(zhuǎn)換位數(shù)為n，即它有2n個(gè)量化電平，則它的量化電平為V=2V/2n ，其中V也可以稱之為轉(zhuǎn)換靈敏度。A/D轉(zhuǎn)換器的位數(shù)越多，器件的電壓輸入范圍越小，它的轉(zhuǎn)換靈敏度越高，也代表能分辨轉(zhuǎn)換過(guò)后的量化電平越多，精度越高。l 信噪比(SNR) 在量化過(guò)程中，存在量化噪聲，通過(guò)A/D的信噪比指標(biāo)需要衡量A/D器件對(duì)系統(tǒng)信號(hào)的影響?？梢酝ㄟ^(guò)提高采樣頻率，或者降低模擬信號(hào)帶寬都可以改善A/D轉(zhuǎn)換器的信噪比。因此，有必要在A/D采樣之前加一個(gè)帶通（

8、或低通）濾波器，限制信號(hào)帶寬。也可以利用數(shù)字濾波器，對(duì)采樣后的數(shù)據(jù)進(jìn)行濾波，把噪聲功率濾除，提高信噪比。l 有效轉(zhuǎn)換位數(shù)(ENOB) 由于A/D轉(zhuǎn)換部件不能做到完全線性，總會(huì)存在零點(diǎn)幾位乃至一位的精度損失，從而影響/AD的實(shí)際分辨率，降低轉(zhuǎn)換位數(shù)。有效轉(zhuǎn)換位數(shù)可以通過(guò)測(cè)量各頻率點(diǎn)的實(shí)際信噪比來(lái)計(jì)算?？偟膩?lái)說(shuō)，信號(hào)越大，信號(hào)頻率越低，所能得到的有效轉(zhuǎn)換位數(shù)越多。 l 孔徑誤差 這是由于模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)需要一定時(shí)間來(lái)完成采樣、量化、編碼等工作引起的。對(duì)于一個(gè)動(dòng)態(tài)模擬信號(hào)。在A/D轉(zhuǎn)換器接通的孔徑時(shí)間里，輸入的模擬信號(hào)的不確定導(dǎo)致輸出的不確定誤差。在很多A/D轉(zhuǎn)換器芯片內(nèi)有個(gè)采樣保持電路(采樣

9、保持放大器SHA)，對(duì)于A/D器件而言，在滿足采樣定理情況下，其所能處理的追高頻率取決于SHA的孔徑時(shí)間。也就是SHA決定A/D的最高工作頻率，而A/D編碼速度決定了A/D的采樣速率。l 無(wú)雜散動(dòng)態(tài)(SFDR) 無(wú)雜散動(dòng)態(tài)是指在第一Nyquist區(qū)內(nèi)測(cè)得信號(hào)幅度的有效值與最大雜散分量有效值之比的分貝數(shù)。反映的是在A/D輸入端存在大信號(hào)時(shí)，能檢測(cè)出有用小信號(hào)的能力。2.5 DDC2.5.1 引入在數(shù)字信號(hào)處理中，采樣后的數(shù)據(jù)速率越來(lái)越高，這對(duì)數(shù)字信號(hào)處理也提出了更高的要求，為了達(dá)到這種要求，一個(gè)辦法是提高數(shù)字信號(hào)處理的速率；另一個(gè)辦法是對(duì)采樣后的數(shù)據(jù)進(jìn)行降速處理。DDC在這樣的環(huán)境下便應(yīng)運(yùn)而生了

10、。2.5.2 原理圖1 DDC原理圖2.5.3 功能將高速A/D轉(zhuǎn)換器的輸出信號(hào)送入數(shù)字下變頻器；經(jīng)兩個(gè)相乘器所構(gòu)成的混頻器后，將輸入的數(shù)字信號(hào)和復(fù)正弦信號(hào)產(chǎn)生器產(chǎn)生的正交正弦信號(hào)相乘，相乘結(jié)果為I、Q兩路信號(hào)；再分別經(jīng)高抽取濾波器和CIC(積分梳狀濾波器) 進(jìn)行處理。其輸出是數(shù)據(jù)流的頻率降低至基帶信號(hào)頻率。滿足了FPGA處理信號(hào)的能力。DDC：信道化操作，降低基帶信號(hào)速率，便于基帶數(shù)據(jù)處理；數(shù)字下變頻的濾波器設(shè)計(jì)對(duì)于頻率選擇性以及時(shí)延等指標(biāo)起決定性作用；同時(shí)濾波器也決定了整機(jī)的阻塞特性。2.6 D/ A數(shù)模轉(zhuǎn)換器2.7 DUCDUC：各載波合路，增加數(shù)據(jù)速率，減輕模擬中頻濾波器的設(shè)計(jì)壓力。3

11、 案例分析3.1 輸出低噪整體抬起問(wèn)題描述：AD9779輸出之后低噪整體抬起；原因分析：該問(wèn)題的原因可能有：AD9779虛焊或短路；GC5016（DUC芯片）虛焊，導(dǎo)致某一位無(wú)輸出； 解決方法及步驟： 檢查AD9779焊接是否有虛焊或斷路。若有短路，進(jìn)行返修；若無(wú)短路進(jìn)入第2步； 使用示波器檢查GC5016輸出給AD9779的32根數(shù)據(jù)線（頂層和底層各16根）是否都有信號(hào)。若只有某一位無(wú)信號(hào)，證明是GC5016虛焊，需要進(jìn)行返修；若都有信號(hào)，進(jìn)入第3步。 單板進(jìn)入測(cè)試模式，檢查GC5016是否配置正常。若配置不正常，檢查L(zhǎng)PC2214焊接是否有短路或者虛焊并進(jìn)行返修，返修后仍配置不正常則將GC

12、5016進(jìn)行返修；若配置正常，則更換AD9779。3.2 數(shù)字部分增益減少問(wèn)題描述：DAC5682輸出之后數(shù)字部分增益減少8dB左右；原因分析：DAC5682配置不正確或者焊接異常（虛焊或短路）；DAC輸出后射頻鏈路不正常引起；解決方法及步驟： 肉眼檢查DAC5682是否焊接有問(wèn)題，若沒(méi)用問(wèn)題，進(jìn)入第2步； 如果有條件找同樣的模塊測(cè)試DAC5682輸出是否正常，若不正常，檢查配置是否正常，有必要時(shí)重新配置，若正常，進(jìn)入第3步； 由于問(wèn)題歸結(jié)于射頻鏈路，因此變得有順序性，一路一路排查。備注：W+G多模項(xiàng)目中，由于DAC5682輸出之后的濾波電路有一些復(fù)雜且為出現(xiàn)問(wèn)題的所在，難以定位測(cè)試點(diǎn)，對(duì)焊接

13、帶來(lái)了一定的影響。3.3 增益受控問(wèn)題描述：模塊聯(lián)調(diào)時(shí)，后一級(jí)增益受控；原因分析：為了使得設(shè)備在輸入不穩(wěn)定的情況下，輸出電平保持一定的范圍，因此在數(shù)字系統(tǒng)中引入了AGC的問(wèn)題，而引起上述問(wèn)題的原因，絕大多數(shù)因?yàn)榍凹?jí)調(diào)試增益超過(guò)指標(biāo)或者幾近臨界，造成AGC受控，而引起的問(wèn)題；解決方法及步驟： 單測(cè)前級(jí)增益，看是否在指標(biāo)范圍之內(nèi)，如不在或者臨界，降低前級(jí)增益，盡量使其滿足指標(biāo)，且留有一定余量； 測(cè)聯(lián)調(diào)增益，增加后級(jí)增益，使其滿足整個(gè)數(shù)字板鏈路增益的要求；附：1、關(guān)于實(shí)現(xiàn)AGC的問(wèn)題：例如：A/D輸出是11位數(shù)據(jù)，而第一位是符號(hào)位為0，此時(shí)軟件內(nèi)部會(huì)有高門限值和低門限值的350=11 0101 00

14、00，300=11 0000 0000，這兩個(gè)值是通過(guò)系統(tǒng)的ALC轉(zhuǎn)換后的值和實(shí)際測(cè)試得到的。當(dāng)A/D輸出值超過(guò)最高門限的時(shí)候，軟件會(huì)對(duì)衰減累加一的操作，之后繼續(xù)判斷是不是在規(guī)定的門限之內(nèi)，直到AGC穩(wěn)定，當(dāng)累加到63=111111=31.5dB的時(shí)候，PE4302全部壓下去，同時(shí)，監(jiān)控端送來(lái)的值會(huì)累加衰減值同時(shí)作用，但是最大也不能超過(guò)31.5dB，至于我們所看到的OMT軟件中設(shè)置值只能以1dB步進(jìn)，這是監(jiān)控的軟件設(shè)置，理論上是可以0.5dB步進(jìn)的。有一些項(xiàng)目?jī)?nèi)部設(shè)定溫補(bǔ)，意思是PE4302中一部分要預(yù)留給溫補(bǔ)，同樣用查表確定衰減配置系數(shù)的算法和PE4302是一樣的。只是衰減值送給的對(duì)象不一樣而已。2、關(guān)于AD之后信號(hào)的測(cè)量方法：很多時(shí)候一旦涉及到數(shù)字部分出問(wèn)題的時(shí)候，我們幾乎束手無(wú)策，如果一步一步來(lái)，當(dāng)然最開始的就是AD了，至于AD之后的信號(hào)怎么去判斷它是否正確與否；假使ADC輸出的數(shù)據(jù)速率為61.44MHz，因此N位數(shù)據(jù)輸出的頻率都是61.44M，這個(gè)是用示波器可以看到的，而對(duì)于數(shù)據(jù)經(jīng)過(guò)AD之后變換成數(shù)字信號(hào)的大小