1、第四章組合邏輯電路,4.1概述4.2組合邏輯電路的分析方法和設(shè)計(jì)方法4.3若干常用的組合邏輯電路4.4組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象*4.5用Multisim7分析組合邏輯電路,內(nèi)容提要,本章的重點(diǎn)內(nèi)容有：1、組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)；2、組合邏輯電路的分析方法和設(shè)計(jì)方法；3、常用的中規(guī)模集成組合電路器件的應(yīng)用；4、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及其成因。,組合邏輯電路,時(shí)序邏輯電路,功能：輸出只取決于當(dāng)前的輸入,邏輯電路,組成：門(mén)電路（不存在記憶元件）,功能：,輸出取決于,當(dāng)前的輸入,原來(lái)的狀態(tài),組成：,組合電路,記憶元件,4.1概述,一、組合邏輯電路的特點(diǎn),二、邏輯功能的描述,電路的邏輯功

2、能可以通過(guò)邏輯圖來(lái)表示，但更直觀的方式是通過(guò)邏輯函數(shù)式和真值表來(lái)表達(dá)邏輯電路的功能。圖4.1.1的邏輯表達(dá)式如下：,S=(AB)CICO=(AB)CI+AB,圖4.1.1組合邏輯電路實(shí)例,n個(gè)輸入變量，m個(gè)輸出變量，其邏輯關(guān)系可以用一組邏輯函數(shù)式表示:,圖4.1.2組合邏輯電路的框圖,分析：,設(shè)計(jì)：,給定邏輯圖,得到邏輯功能,分析,給定邏輯功能,畫(huà)出邏輯圖,設(shè)計(jì),組合邏輯電路的研究?jī)?nèi)容：,4.2組合邏輯電路的分析方法和設(shè)計(jì)方法,1、由給定的邏輯圖逐級(jí)寫(xiě)出邏輯函數(shù)式。,2、對(duì)邏輯式進(jìn)行化簡(jiǎn)：,3、列真值表；,卡諾圖化簡(jiǎn)法,公式化簡(jiǎn)法,分析步驟：,4、根據(jù)真值表和邏輯表達(dá)式，確定邏輯功能。,4.2

3、.1組合邏輯電路的分析方法,逐級(jí)寫(xiě)邏輯式法,1,2,3,4,5,一、逐級(jí)寫(xiě)邏輯式：,例1：分析下圖的邏輯功能。,二、對(duì)邏輯式進(jìn)行化簡(jiǎn)：,（德摩根定理）,（德摩根定理）,三、列真值表：,ABSC,00,01,10,11,三、列真值表：,00,10,10,01,四、確定邏輯功能：,半加器：兩個(gè)一位二進(jìn)制數(shù)相加，只求本位和，不考慮低位的進(jìn)位信號(hào)。,邏輯功能：半加器,1,例2：分析下圖的邏輯功能。（用波形圖分析）,0,1,被封鎖,1,B,1,0,被封鎖,1,特點(diǎn)：M=1時(shí)選通A路信號(hào)；M=0時(shí)選通B路信號(hào)。,邏輯功能：2選1數(shù)據(jù)選擇器。,例4.2.1試分析圖4.2.1電路的邏輯功能，指出該電路的用途。

4、,1:由邏輯圖寫(xiě)函數(shù)式并化簡(jiǎn),2:寫(xiě)出真值表并分析規(guī)律,3:確定邏輯功能,本電路的功能是：判別輸入的4位二進(jìn)制數(shù)數(shù)值的范圍。當(dāng)輸入5時(shí)Y0為1；6輸入10時(shí)Y1為1；11輸入15時(shí)Y2為1。,設(shè)計(jì)步驟：,一、由邏輯問(wèn)題抽象出邏輯功能，列出真值表；,4.2.2組合邏輯電路的設(shè)計(jì)方法,設(shè)計(jì)要求：得到最簡(jiǎn)邏輯電路。,1.分析事件的因果關(guān)系，確定輸入變量和輸出變量。,通常把引起事件的原因定為輸入變量，而把事件的結(jié)果作為輸出變量。,“最簡(jiǎn)”是指電路所用的器件數(shù)最少，器件的種類最少，器件之間的連線也最少。,3.根據(jù)給定的因果關(guān)系列出邏輯真值表。,二、寫(xiě)出邏輯函數(shù)式,三、選定器件的類型,可以用小規(guī)模集成門(mén)電

5、路組成相應(yīng)的邏輯電路，也可以用中規(guī)模常用組合邏輯器件或可編程邏輯器件等構(gòu)成相應(yīng)的邏輯電路。,2.定義邏輯狀態(tài)的含義邏輯賦值。,四、將邏輯函數(shù)化簡(jiǎn)或變換成適當(dāng)?shù)男问?在使用小規(guī)模集成門(mén)電路進(jìn)行設(shè)計(jì)時(shí)，為獲得最簡(jiǎn)單的設(shè)計(jì)結(jié)果，需將函數(shù)式化成最簡(jiǎn)形式。,在使用中規(guī)模芯片設(shè)計(jì)時(shí)，需要把函數(shù)式變換為與芯片表達(dá)式相應(yīng)的形式，以便使用最少的器件和最簡(jiǎn)單的連線接成所要求的邏輯電路。,用可編程器件設(shè)計(jì)的方法將在后面講敘。,五、根據(jù)化簡(jiǎn)或變換后的邏輯表達(dá)式，畫(huà)出邏輯電路的連接圖,六、工藝設(shè)計(jì),為了把邏輯電路實(shí)現(xiàn)為具體的電路裝置，還要作一系列的工藝設(shè)計(jì)工作。如抗干擾問(wèn)題、帶負(fù)載問(wèn)題、電源、面板、機(jī)箱設(shè)計(jì)等問(wèn)題。,設(shè)

6、計(jì)舉例,例4.2.2設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈點(diǎn)亮。而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求發(fā)出故障信號(hào)，以提醒維護(hù)人員前去修理。,一、邏輯抽象,將紅、黃、綠的狀態(tài)表示為R、A、G輸入變量，故障信號(hào)輸出變量以Z表示，列出真值表：,二、寫(xiě)函數(shù)式并化簡(jiǎn),三、選擇SSI器件并形式變換,選擇與非門(mén)、或非門(mén)、與或非門(mén)等SSI器件來(lái)實(shí)現(xiàn)上面的邏輯例如選擇與非門(mén)來(lái)實(shí)現(xiàn)，則將函數(shù)形式轉(zhuǎn)換為與非-與非式即可。,四、畫(huà)邏輯圖,例2：設(shè)計(jì)三人表決電路。每人一個(gè)按鍵（A、B、C），如果同意則按下，不

7、同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。,1.首先指明邏輯符號(hào)取“0”、“1”的含義。,2.根據(jù)題意列出真值表。,真值表,三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出是F，指示燈亮為“1”，否則為“0”。,真值表,3.畫(huà)出卡諾圖，并用卡諾圖化簡(jiǎn)：,4.根據(jù)邏輯表達(dá)式畫(huà)出邏輯圖。,(1)用與門(mén)-或門(mén)實(shí)現(xiàn),(2)用與非門(mén)實(shí)現(xiàn),4.3若干常用的組合邏輯電路,二進(jìn)制代碼,功能：將電路某種特定的狀態(tài)（高電平或低電平）,轉(zhuǎn)換,n位二進(jìn)制代碼有2n種不同的組合，可以表示2n個(gè)信號(hào)。,普通編碼器,優(yōu)先編碼器,4.3.1編碼器,任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。,

8、允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。,3位二進(jìn)制編碼器-8線-3線編碼器：,八個(gè)輸入端為I0I7（八種狀態(tài)），與之對(duì)應(yīng)的輸出為Y0、Y1、Y2，共三位二進(jìn)制數(shù)。,一、普通編碼器,編碼器的邏輯功能,編碼器,8線|3線編碼器,編碼器的輸入為狀態(tài)輸入，每一個(gè)輸入代表一個(gè)事物或狀態(tài)，若用高電平1代表編碼信號(hào)，即申請(qǐng)編碼，則輸出為此編碼信號(hào)對(duì)應(yīng)的二進(jìn)制代碼。如I1為1，其余都為0，則表示I1有編碼信號(hào)，如果為8421碼編碼規(guī)則，則輸出為001。稱輸入高電平有效，或1有效。,01000000,10000000000,01000000001,00100000010,00010000011,00001000100,

9、00000100101,00000010110,00000001111,001,由功能表寫(xiě)出邏輯函數(shù)式：,利用了無(wú)關(guān)項(xiàng)化簡(jiǎn),3位二進(jìn)制編碼器,1000000,001,I0,思考兩個(gè)問(wèn)題,1、同時(shí)有兩個(gè)以上的輸入為編碼信號(hào)1時(shí)，編碼器會(huì)有怎樣的輸出呢？2、以上輸入編碼信號(hào)是以高電平1為有效狀態(tài)的，有沒(méi)有輸入編碼信號(hào)以0為有效狀態(tài)的？,1、兩個(gè)輸入同為編碼信號(hào),1100000,011,I0,2、編碼器輸入低電平有效,10111111,001,輸出端有效形式,輸出端一般是正的形式，也有反(非)的形式。,01000000,110,真值表,優(yōu)先級(jí)別：,低,邏輯表達(dá)式：,2、8線-3線優(yōu)先編碼器74HC1

10、48,1、4線-2線優(yōu)先編碼器,二、優(yōu)先編碼器,編碼輸入端,編碼輸出端,74HC148,有編碼信號(hào)輸入標(biāo)志,無(wú)編碼信號(hào)輸入標(biāo)志,1,0,選通控制,（1）電路結(jié)構(gòu)：見(jiàn)圖4.3.3,低電平有效,（2）邏輯功能：(見(jiàn)表4.3.2）,輸入端無(wú)編碼信號(hào)：為非編碼輸出，,用于多片優(yōu)先編碼器的級(jí)聯(lián),例4.3.1試用兩片74HC148接成16線-4線優(yōu)先編碼器。,設(shè)計(jì)目標(biāo)：,功能表：,(1)(2),16根輸入線015，而每片148只能提供8根編碼輸入，所以使用2片148，每片各提供8個(gè)輸入，總共16個(gè)輸入，其中148(1)提供07，148(2)提供815。,優(yōu)先權(quán):01267891415,1、輸入編碼信號(hào)：,

11、74HC148(1)輸入,74HC148(2)輸入,如何保證148(2)比148(1)優(yōu)先權(quán)大呢？,74HC148(1)無(wú)效,74HC148(1)有效,有編碼,無(wú)編碼,1,1,0,0,(1)(2),2、輸出：,815有編碼輸入,815無(wú)編碼輸入07有編碼輸入,74148(2)有編碼74148(1)不工作,74148(2)無(wú)編碼74148(1)有編碼,0,1,0,1,1,0,(1)(2),3、控制端：,0,1,0,1,0,0,1,1,1,0,0,X,(1)(2),0,0,0,0,1,1,1,0,X,1,1,1,(1)(2),0,X,0,1,1,1,(1)(2),思考題？,如何用74HC148設(shè)計(jì)

12、32線-5線優(yōu)先編碼器？(題4.8)74HC148：4片方法一：用2片74HC148設(shè)計(jì)16-4編碼器；然后用2片16-4設(shè)計(jì)32-5編碼器。方法二：直接用4片74HC148設(shè)計(jì)32-5編碼器。,3、二-十進(jìn)制優(yōu)先編碼器74LS147,74LS147,4.3.2譯碼器,二進(jìn)制代碼(機(jī)器代碼),轉(zhuǎn)換,特定的輸出狀態(tài)(控制信號(hào)),譯碼：,按功能分類,二進(jìn)制譯碼器,顯示譯碼器,用于電路輸出的數(shù)字顯示部分,n位二進(jìn)制代碼可譯成2n種電路狀態(tài)。,譯碼器：具有譯碼功能的邏輯電路。,（代碼變換器）,是編碼的逆過(guò)程,二-十進(jìn)制譯碼器,0,S高電平有效。,一、二進(jìn)制譯碼器：,3-8線譯碼器74HC138,管腳圖

13、,+5V,地,74HC138,A0A1A2,表4.3.574HC138功能表,允許譯碼條件下（S=1)，各輸出邏輯式為：,三個(gè)變量的全部最小項(xiàng)的譯碼輸出。,利用3-8線譯碼器可以很方便的實(shí)現(xiàn)邏輯函數(shù),雙2-4線集成譯碼器74LS139：（其中含兩個(gè)2-4譯碼器）,輸入,輸出,使能端,使能端,輸入,輸出,+5V,地,例4.3.2試用兩片74HC138組成4線-16線譯碼器。,1、設(shè)計(jì)16個(gè)輸出,2、設(shè)計(jì)4個(gè)輸入,S1（1）S1（2）,10,01,例2、用3線-8線譯碼器74HC138設(shè)計(jì)組合邏輯函數(shù)。（見(jiàn)書(shū)P186）,解：,因此，附加一個(gè)與非門(mén)即可實(shí)現(xiàn)該邏輯函數(shù)。,例3、3線-8線譯碼器構(gòu)成數(shù)據(jù)

14、分配器（見(jiàn)書(shū)P176）,數(shù)據(jù)分配器：將一個(gè)數(shù)據(jù)源來(lái)的數(shù)據(jù)根據(jù)要求送到多個(gè)不同的通道上去的器件。,根據(jù)3線-8線譯碼器的邏輯圖圖4.3.8可寫(xiě)出：,地址輸入,3線-8線譯碼器作數(shù)據(jù)分配器使用：,當(dāng)S1=1,A2A1A0=001時(shí)，,當(dāng)S1=1,A2A1A0=010時(shí)，,A0A1A2,二、二-十進(jìn)制譯碼器,這種譯碼器有4個(gè)輸入端,10個(gè)輸出端。它把00001001十組輸入信號(hào)譯成對(duì)應(yīng)的10個(gè)高、低電平輸出信號(hào)。,圖4.3.11二-十進(jìn)制譯碼器74HC42,10101111偽碼輸入,真值表見(jiàn)表4.3.6,譯碼顯示系統(tǒng)：,二-十進(jìn)制代碼,顯示譯碼器,數(shù)碼顯示器,三、顯示譯碼器,LED、LCD,1）LE

15、D七段字符顯示器的原理簡(jiǎn)介,發(fā)光二極管使用的材料與普通的硅二極管和鍺二極管不同，有磷砷化鎵、磷化鎵、砷化鎵等幾種，而且半導(dǎo)體中的雜質(zhì)濃度很高。當(dāng)外加正向電壓時(shí)，大量的電子和空穴在擴(kuò)散過(guò)程中復(fù)合，其中一部分電子從導(dǎo)帶躍遷到價(jià)帶，把多余的能量以光的形式釋放出來(lái)，便發(fā)出一定波長(zhǎng)的可見(jiàn)光。,磷砷化鎵發(fā)光二極管發(fā)出的光線波長(zhǎng)與磷和砷的比例有關(guān)，含磷的比例越大波長(zhǎng)越短，同時(shí)發(fā)光的效率也隨之降低。常用的LED發(fā)出光線的波長(zhǎng)大約在6500左右，呈橙紅色。,LED的優(yōu)點(diǎn)：工作電壓低、體積小、壽命長(zhǎng)、響應(yīng)時(shí)間短（小于0.1s）、亮度較高等；LED的缺點(diǎn)：工作電流較大（10mA/段）。,1、七段字符顯示器,LED七

16、段顯示器：,每個(gè)發(fā)光字段是一個(gè)發(fā)光二極管（PN結(jié)）：磷砷化鎵（GaAsP),共陰極LED七段顯示器工作示意圖：,“1”,共陽(yáng)極LED七段顯示器工作示意圖：,“0”,abg,+5v,圖4.3.12半導(dǎo)體數(shù)碼管BS201A（a）外形圖（b）等效電路,七段字符顯示器：顯示數(shù)字情況（以共陰極七段字符顯示器為例）,a,b,c,d,f,g,09abcdefg,10110000,21101101,e,01111110,31111001,40110011,91111011,81111111,2）LCD七段顯示器原理簡(jiǎn)介,液晶是一種既具有液體的流動(dòng)性又具有光學(xué)特性的有機(jī)化合物。它的透明度和呈現(xiàn)的顏色受外加電場(chǎng)的

17、影響，LCD字符顯示器就是利用這一特性來(lái)做的。,在電極上加電壓以后，液晶分子因電離而產(chǎn)生正離子，這些正離子在電場(chǎng)的作用下運(yùn)動(dòng)并碰撞其他液晶分子，破壞了液晶分子的整齊排列，使液晶呈現(xiàn)混濁狀態(tài)，如上圖（b）所示。這時(shí)射入的光線散射后僅有少量反射回來(lái)，故顯示器呈暗灰色。這種現(xiàn)象稱為散射效應(yīng)。外加電場(chǎng)消失后，液晶又恢復(fù)到整齊排列的狀態(tài)。如果將七段透明的電極排列成8字形，則只要選擇不同的電極組合并加以正電壓，就能顯示出各種字符來(lái)。,LCD最大的優(yōu)點(diǎn)：功耗?。?mW/cm2）,在沒(méi)有外加電場(chǎng)的情況下，液晶分子按一特定取向整齊地排列著，如上圖（a）所示。這時(shí)液晶為透明狀態(tài)，射入的光線大部分由反射電極反射回來(lái)

18、，顯示器呈白色。,為了使離子撞擊液晶分子的過(guò)程不斷進(jìn)行，通常在液晶顯示器的兩個(gè)電極上加以數(shù)十至數(shù)百周的交變電壓。對(duì)交變電壓的控制可以用異或門(mén)實(shí)現(xiàn)，如下圖（a）所示。,2、BCD七段顯示譯碼器/驅(qū)動(dòng)器:7448,邏輯圖見(jiàn)圖4.3.16,輸出高電平有效，用以驅(qū)動(dòng)共陰極顯示器。其功能表如下：,7448邏輯功能,燈測(cè)試輸入,滅0輸入,滅燈輸入/滅0輸出,譯碼輸出,7448應(yīng)用實(shí)例一,圖4.3.18用7448驅(qū)動(dòng)BS201的連接方法,由7448的輸出電路可以看出，當(dāng)輸出管截止，輸出為高電平時(shí)，流過(guò)發(fā)光二極管的電流是由VCC和內(nèi)部2K上拉電阻提供的。當(dāng)VCC=5V時(shí)，電流為2mA左右。,下面舉一個(gè)利用74

19、48實(shí)現(xiàn)多位數(shù)字譯碼顯示的例子，通過(guò)它了解各控制端的用法，特別是如何動(dòng)態(tài)滅0，實(shí)現(xiàn)無(wú)意義位的消隱。,7448應(yīng)用實(shí)例二,4.3.3數(shù)據(jù)選擇器,在數(shù)字信號(hào)的傳輸過(guò)程中，有時(shí)需要從多路輸入數(shù)據(jù)中選出某一路數(shù)據(jù)，完成此功能的邏輯器件稱為數(shù)據(jù)選擇器，即所謂多路開(kāi)關(guān)。,選擇端,輸入數(shù)據(jù),輸出數(shù)據(jù),功能示意圖:,雙4選1數(shù)據(jù)選擇器74HC153,74HC153,7,8,10,9,選擇端,選擇端,使能端：低電平有效,使能端：低電平有效,輸出端,邏輯圖見(jiàn)圖4.3.21（P188）,輸出端,1.功能表：,000D0,001D1,010D2,011D3,（輸入地址代碼）,2.邏輯式：,八選一集成數(shù)據(jù)選擇器74HC

20、151,功能表,74HC151的邏輯電路圖如圖4.3.24所示。,例4.3.4試用兩個(gè)帶附加控制端的4選1數(shù)據(jù)選擇器組成一個(gè)8選1數(shù)據(jù)選擇器。,A2,A2=0:(1)工作,(2)不工作,A2=1:(2)工作，(1)不工作,例4.3.5試用4選l數(shù)據(jù)選擇器實(shí)現(xiàn)例4.2.2的交通信號(hào)燈監(jiān)視電路。,4選1的函數(shù)形式為：,將Z變換為Y的表示形式，即：,令RA1，AA0，有：,如果,Z=Y,畫(huà)邏輯圖,RA,1,Z,0,例+、試用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)：,解：,將L寫(xiě)成如下形式：,74HC151的輸出,所以，當(dāng)D0=D1=D2=D4=0,D3=D5=D6=D7=1時(shí)，有Y=L。,如下圖

21、：,D0=D1=D2=D4=0,D3=D5=D6=D7=1,4.3.4加法器,加法器是計(jì)算機(jī)系統(tǒng)中最常用的算術(shù)運(yùn)算單元，它是計(jì)算機(jī)CPU中算術(shù)運(yùn)算器的基本單元。其他算術(shù)運(yùn)算如減、乘、除等都可以由加法運(yùn)算演變而來(lái)。加法器一次能計(jì)算的數(shù)據(jù)的長(zhǎng)度就是加法器的長(zhǎng)度，常用的8、16、32位等，當(dāng)然最簡(jiǎn)單的是1位的加法器。,1、半加器,S=ABCO=AB,A、B為兩個(gè)1位數(shù)，不考慮來(lái)自低位的進(jìn)位，A、B相加的結(jié)果為S，產(chǎn)生的進(jìn)位為CO，稱半加。,一、1位加法器,2、全加器,化為最簡(jiǎn)：S=ABCICO=AB+ACI+BCI=CI(A+B)+AB若不化為最簡(jiǎn)：CO=CI(AB)+AB,如果將兩個(gè)對(duì)應(yīng)位的加數(shù)和

22、來(lái)自低位的進(jìn)位相加，則為全加。,引腳圖,甩空,甩空,雙全加器74LS183：,邏輯圖見(jiàn)圖4.3.27,二、多位加法器,若有多位數(shù)相加,則可采用并行相加串行進(jìn)位的方式來(lái)完成。例如，有兩個(gè)4位二進(jìn)制數(shù)A3A2A1A0和B3B2B1B0相加，可以用4個(gè)全加器來(lái)構(gòu)成，其原理圖如下圖所示。,低位的進(jìn)位輸出端接高位的進(jìn)位輸入端，因此，任一位的加法運(yùn)算必須在低位的運(yùn)算完成之后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。,1.串行進(jìn)位加法器,串行進(jìn)位的特點(diǎn)是電路簡(jiǎn)單，缺點(diǎn)是運(yùn)算速度慢。,全加器的進(jìn)位輸出：,2.超前進(jìn)位加法器,為了提高運(yùn)算速度，必須設(shè)法減少或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所消耗的時(shí)間。,高位的進(jìn)位輸入信號(hào)是

23、否有可能只由加數(shù)和被加數(shù)來(lái)判斷，而與低位的進(jìn)位無(wú)關(guān)？,當(dāng)AiBi=1時(shí)，COi=1，即產(chǎn)生進(jìn)位；Ai+Bi=1且CIi=1時(shí)，低位的進(jìn)位能傳送到高位的進(jìn)位輸出端。若將AiBi定義為進(jìn)位生成函數(shù)Gi，(Ai+Bi)定義為進(jìn)位傳送函數(shù)Pi，則有：,由上式可得各進(jìn)位位的分步式：,CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0,可見(jiàn)進(jìn)位信號(hào)只與函數(shù)Gi、Pi有關(guān)，所以各位進(jìn)位信號(hào)是可以并行產(chǎn)生的。,根據(jù)超前進(jìn)位概念構(gòu)成的集成4位超前進(jìn)位

24、加法器74LS283的邏輯圖見(jiàn)圖4.3.29。,三、用加法器設(shè)計(jì)組合邏輯電路,如果要產(chǎn)生的函數(shù)能化成輸入變量與輸入變量或者輸入變量與常量在數(shù)值上相加的形式，則用加法器來(lái)實(shí)現(xiàn)較方便。,例4.3.7設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，將十進(jìn)制代碼的8421碼轉(zhuǎn)換為余三碼。,解：以8421碼DCBA作輸入，余三碼Y3Y2Y1Y0作輸出。又8421碼加3即得余三碼，所以可得表達(dá)式：,Y3Y2Y1Y0=DCBA+0011,4.3.5數(shù)值比較器,1.先從高位比起,高位大的，數(shù)值一定大；,2.若高位相等,則需再比較低位數(shù)，最終結(jié)果由低位的比較結(jié)果決定；,3.比較結(jié)果應(yīng)有三個(gè)標(biāo)志：,數(shù)值比較的規(guī)則：,一、1位數(shù)值比較器,設(shè)

25、計(jì)：,1.列出真值表：,00,1,11,1,01,1,10,1,1位數(shù)值比較器真值表,2.由真值表寫(xiě)邏輯式：,（同或運(yùn)算）,3.畫(huà)出邏輯圖:,二、多位數(shù)值比較器,4位數(shù)值比較器的功能表：,a3b3100,a3=b3a2=b2a1=b1a0=b0010,a3=b3a2=b2a1=b1a0b0001,a3=b3a2=b2a1=b1a0b0100,a3=b3a2=b2a1b1001,a3=b3a2=b2a1b1100,a3=b3a2b2001,a3=b3a2b2100,a3b3001,比較輸入輸出,a3b3a2b2a1b1a0b0,Y(AB)Y(A=B)Y(AB),根據(jù)比較規(guī)則，可得4位數(shù)值比較器邏

26、輯式：,（備注：沒(méi)考慮次低位的比較結(jié)果）,4位數(shù)值比較器74LS85,邏輯電路圖如圖4.3.32所示。,電路結(jié)構(gòu)不同，擴(kuò)展端的用法就可能不同，使用時(shí)應(yīng)加以注意。,不進(jìn)行片接時(shí)，其擴(kuò)展端應(yīng)滿足：,例4.3.8試用兩片74LS85組成一個(gè)8位數(shù)值比較器。,010,思考：七位二進(jìn)制數(shù)值比較器?,C7=D7=0,解：設(shè)兩個(gè)8位數(shù)分別為D7D6D5D4D3D2D1D0,C7C6C5C4C3C2C1C0,例2：挑出等于和大于5的4位二進(jìn)制數(shù)。,方案一設(shè)：輸入B=01015;X=x3x2x1x0。,輸出F2。,例2：挑出等于和大于5的四位二進(jìn)制數(shù)。,方案二設(shè)：輸入B=01004;X=x3x2x1x0。,輸出

27、F2。,4.4組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象,前面我們系統(tǒng)的介紹了組合邏輯電路的分析和設(shè)計(jì)，這些分析和設(shè)計(jì)都是在輸入、輸出處于穩(wěn)定的邏輯電平下進(jìn)行的。為了保證系統(tǒng)工作的可靠性，有必要觀察一下當(dāng)輸入信號(hào)邏輯電平發(fā)生變化的瞬間電路的工作情況。,首先我們來(lái)看一個(gè)最簡(jiǎn)單的例子：,4.4.1競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及其成因,圖4.4.1由于競(jìng)爭(zhēng)而產(chǎn)生的尖峰脈沖,我們把門(mén)電路兩個(gè)輸入信號(hào)同時(shí)向相反邏輯電平跳變（一個(gè)從1變?yōu)?，另一個(gè)從0變?yōu)?）的現(xiàn)象叫競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖（glitch)的現(xiàn)象叫競(jìng)爭(zhēng)-冒險(xiǎn)。,圖4.4.22線4線譯碼器中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象（a）電路圖（b）電壓波形圖,例如圖4.4

28、.3所示的電路:,*4.4.2檢查競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法,圖4.4.3同一輸入變量經(jīng)不同途徑到達(dá)輸出門(mén)的情況（m、n均為正整數(shù)）,解：圖4.4.4（a）電路輸出的邏輯函數(shù)式為:,圖4.4.4例4.4.1的電路,例4.4.1試判斷圖4.4.4中的兩個(gè)電路中是否存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。已知任何瞬間輸入變量只有一個(gè)改變狀態(tài)。,Y=AB+AC當(dāng)B=C=1時(shí)，得Y=A+A,故圖4.4.4（a）電路中存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。,2.卡諾圖法用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí),若存在卡諾圈相切(相鄰)而不相交的情況,則存在競(jìng)爭(zhēng)冒險(xiǎn)。,圖4.4.4（b）電路的輸出函數(shù)為：Y=(A+B)(B+C)當(dāng)A=C=0時(shí)Y=BB故圖4.4.4（

29、b）電路中存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。,這種方法雖然簡(jiǎn)單但局限性太大，因?yàn)槎鄶?shù)情況下輸入變量都有兩個(gè)以上同時(shí)改變狀態(tài)的可能性。,3.計(jì)算機(jī)輔助分析法：通過(guò)在計(jì)算機(jī)上運(yùn)行數(shù)字電路模擬程序，能夠迅速查出電路是否存在競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。,4.實(shí)驗(yàn)法：加到電路輸入端的信號(hào)波形應(yīng)該包括輸入變量的所有可能發(fā)生的狀態(tài)變化。,一、在輸出端接入濾波電容,二、引入選通(或封鎖)脈沖,4.4.3消去競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法,圖4.4.5消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的幾種方法（a）電路接法（b）電壓波形,三、修改邏輯設(shè)計(jì)(增加沉余項(xiàng)),當(dāng)，F(xiàn)=A+=1時(shí)，有競(jìng)爭(zhēng)-冒險(xiǎn)的可能;為消除之，可以添加冗余項(xiàng)BC:,當(dāng)B=C=1時(shí)，始終有F=1,所以A的

30、變化不會(huì)引起競(jìng)爭(zhēng)-冒險(xiǎn)，使可靠性提高。,A,B,C,F,本章小結(jié),一、組合電路的分析:,二、組合電路的設(shè)計(jì)：,1.用SSI門(mén)電路設(shè)計(jì)組合邏輯電路：,邏輯式,卡諾圖,最簡(jiǎn)與或式,列真值表,1、門(mén)電路構(gòu)成的組合邏輯電路的分析；,2、MSI構(gòu)成的組合邏輯電路的分析；,四、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象：理解,2、用中規(guī)模組合邏輯器件設(shè)計(jì)組合邏輯電路：邏輯函數(shù)式對(duì)照法，較靈活。,三、典型器件,1.編碼器:,2.譯碼器,4.加法器,5.數(shù)值比較器:,3.數(shù)據(jù)選擇器:,74139，74138,7448,74LS183,74LS283,74HC153、74HC151,74LS85,74148,對(duì)集成電路的要求,要求（“三會(huì)

31、”）,1、會(huì)認(rèn)管腳,電源端,控制端,數(shù)據(jù)端,2、看懂功能表,3、會(huì)正確使用控制端,習(xí)題課（第四章）,1、已知：組合邏輯電路的功能如右表所示，試用中規(guī)模集成器件（MSI）實(shí)現(xiàn)之。可以附加少量的門(mén)電路。,2、分別用雙四選一數(shù)據(jù)選擇器（74LS153）和雙2-4線譯碼器（74LS139）實(shí)現(xiàn)邏輯函數(shù):(兩種方法),3、設(shè)計(jì)三個(gè)四位數(shù)的比較器，可以對(duì)A、B、C進(jìn)行比較，能判斷：（1）三個(gè)數(shù)是否相等。（2）若不相等，判斷A是最大還是最小。,4、寫(xiě)出下圖所示電路的輸出函數(shù)F（數(shù)據(jù)選擇器的使能端都為有效電平）。,中規(guī)模組合邏輯集成器件的靈活應(yīng)用,一、設(shè)計(jì)方法及步驟：邏輯函數(shù)式對(duì)照法,1.由功能確定輸入、輸出

32、量，寫(xiě)出邏輯式；,2.把要用的MSI邏輯函數(shù)式變換成與所求邏輯式相類似的形式：,中規(guī)模集成邏輯器件都是為了實(shí)現(xiàn)專門(mén)的邏輯功能而設(shè)計(jì)，但是通過(guò)適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。,用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。,下面介紹用數(shù)據(jù)選擇器和譯碼器設(shè)計(jì)組合邏輯電路的方法及MSI電路的分析方法。,其中：“2.把要用的MSI邏輯函數(shù)式變換成與所求邏輯式相類似的形式”中又分這樣幾種情況：,適中(最好),多項(xiàng)(刪除),少項(xiàng)(擴(kuò)展),若要產(chǎn)生單輸出邏輯函數(shù)時(shí),可先考慮數(shù)據(jù)選擇器。,若要產(chǎn)生多輸出邏輯函數(shù)時(shí),使用譯碼器+門(mén)電路較有利。,3.接線，畫(huà)出邏輯圖。,擴(kuò)展方法：,用使能端或其它輸入端擴(kuò)展，適當(dāng)加其他門(mén)電路；,采用多片MSI進(jìn)行適當(dāng)連接。,一般地:,二、分析方法及步驟：,由邏輯圖,得邏輯式,得邏輯功能,設(shè)計(jì)：,1.由表寫(xiě)式：,F是單輸出邏輯函數(shù),可考慮用數(shù)據(jù)選擇器(方案一):,雙4選1數(shù)據(jù)選擇器74HC153,題1.已知組合電路邏輯功能如表所示，試用中規(guī)模集成器件實(shí)現(xiàn)之。,習(xí)題課解答,74HC153