1、嵌入式系統(tǒng)教案,武漢創(chuàng)維特信息技術(shù)有限公司,2020/7/16,2,提綱,1,3,2,4,5,硬件系統(tǒng)的調(diào)試,6,7,第五章 嵌入式硬件平臺(tái)設(shè)計(jì),系統(tǒng)的硬件選型及電路設(shè)計(jì),嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),S3C44B0X概述,印刷電路板的設(shè)計(jì),3,嵌入式系統(tǒng)的軟硬件框架,嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),串口、并口、USB、以太網(wǎng)等,LED、LCD、觸摸屏、鼠標(biāo)、鍵盤等,Linux、uCLinux、uC/OS-II等,4,嵌入式系統(tǒng)的開發(fā)步驟,嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),5,嵌入式系統(tǒng)的開發(fā)步驟,系統(tǒng)需求分析：確定設(shè)計(jì)任務(wù)和目標(biāo)，并提煉出設(shè)計(jì)規(guī)格說明書，作為正式設(shè)計(jì)指導(dǎo)和驗(yàn)收的標(biāo)準(zhǔn)。系統(tǒng)的需求一般分功能性需求和非功

2、能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號(hào)、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。,嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),體系結(jié)構(gòu)設(shè)計(jì)：描述系統(tǒng)如何實(shí)現(xiàn)所述的功能和非功能需求，包括對(duì)硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個(gè)好的體系結(jié)構(gòu)是設(shè)計(jì)成功與否的關(guān)鍵。,6,嵌入式系統(tǒng)的開發(fā)步驟,嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),硬件/軟件協(xié)同設(shè)計(jì)：基于體系結(jié)構(gòu)，對(duì)系統(tǒng)的軟件、硬件進(jìn)行詳細(xì)設(shè)計(jì)。為了縮短產(chǎn)品開發(fā)周期，設(shè)計(jì)往往是并行的。,系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進(jìn)行調(diào)試，發(fā)現(xiàn)并改進(jìn)單元設(shè)計(jì)過程中的錯(cuò)誤。,系統(tǒng)測(cè)試：對(duì)設(shè)計(jì)好的系統(tǒng)進(jìn)行測(cè)試，看其

3、是否滿足規(guī)格說明書中給定的功能要求。,7,JX44B0教學(xué)系統(tǒng)的硬件組成,嵌入式系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì),本章將以武漢創(chuàng)維特公司生產(chǎn)的JX44B0教學(xué)系統(tǒng)為原型，詳細(xì)分析系統(tǒng)的硬件設(shè)計(jì)步驟、實(shí)現(xiàn)細(xì)節(jié)以及調(diào)試技巧等。,8,S3C44B0X內(nèi)部結(jié)構(gòu)圖,S3C44B0X概述,9,S3C44B0X片上資源,S3C44B0X概述,ARM7TDMI核、工作頻率66MHz；,8KB Cache，外部存儲(chǔ)器控制器；,LCD控制器；,4個(gè)DMA通道；,2通道UART、1個(gè)多主I2C總線控制器、1個(gè)IIS總線控制器；,5通道PWM定時(shí)器及一個(gè)內(nèi)部定時(shí)器；,71個(gè)通用I/O口；,8個(gè)外部中斷源；,8通道10位ADC；,實(shí)時(shí)

4、時(shí)鐘等。,10,S3C44B0X特性,S3C44B0X概述,內(nèi)核:2.5V I/O : 3.0 V 到 3.6 V,最高為66MHz,160 LQFP / 160 FBGA,11,S3C44B0X的引腳分布圖,S3C44B0X概述,12,S3C44B0X的引腳信號(hào)描述 總線控制信號(hào),S3C44B0X概述,13,S3C44B0X的引腳信號(hào)描述 DRAM/SDRAM/SRAM,S3C44B0X概述,14,S3C44B0X的引腳信號(hào)描述 LCD控制信號(hào),S3C44B0X概述,15,S3C44B0X的引腳信號(hào)描述 TIMER/PWM控制信號(hào),S3C44B0X概述,16,S3C44B0X的引腳信號(hào)描述

5、中斷控制信號(hào),S3C44B0X概述,17,S3C44B0X的引腳信號(hào)描述 DMA控制信號(hào),S3C44B0X概述,18,S3C44B0X的引腳信號(hào)描述 UART控制信號(hào),S3C44B0X概述,19,S3C44B0X的引腳信號(hào)描述 IIC-BUS控制信號(hào),S3C44B0X概述,20,S3C44B0X的引腳信號(hào)描述 IIS-BUS控制信號(hào),S3C44B0X概述,21,S3C44B0X的引腳信號(hào)描述 SIO控制信號(hào),S3C44B0X概述,22,S3C44B0X的引腳信號(hào)描述 ADC,S3C44B0X概述,23,S3C44B0X的引腳信號(hào)描述 GPIO,S3C44B0X概述,24,S3C44B0X的引腳

6、信號(hào)描述 復(fù)位和時(shí)鐘信號(hào),S3C44B0X概述,25,S3C44B0X的引腳信號(hào)描述 JTAG測(cè)試邏輯,S3C44B0X概述,26,S3C44B0X的引腳信號(hào)描述 電源,S3C44B0X概述,27,S3C44B0X的存儲(chǔ)器映射,S3C44B0X概述,SROM為ROM或SRAM,特殊功能寄存器,28,S3C44B0X芯片及引腳分析,系統(tǒng)的硬件選型及電路設(shè)計(jì),S3C44B0X共有160只引腳，采用QFP封裝,具有大量的電源和接地引腳，以及地址總線、數(shù)據(jù)總線和通用I/O口，以及其他的專用模塊如UART、IIC等接口,在硬件系統(tǒng)的設(shè)計(jì)中，應(yīng)當(dāng)注意芯片引腳的類型， S3C44B0X的引腳主要分為三類，即

7、：輸入（I）、輸出（O）、輸入/輸出（I/O）,輸出類型的引腳主要用于S3C44B0X對(duì)外設(shè)的控制或通信，由S3C44B0X主動(dòng)發(fā)出，這些引腳的連接不會(huì)對(duì)S3C44B0X自身的運(yùn)行有太大的影響,輸入/輸出類型的引腳主要是S3C44B0X與外設(shè)的雙向數(shù)據(jù)傳輸通道,29,電源電路設(shè)計(jì)DC-DC轉(zhuǎn)換芯片,系統(tǒng)的硬件選型及電路設(shè)計(jì),有很多DC-DC轉(zhuǎn)換器可完成到3.3V的轉(zhuǎn)換，如Linear Technology的LT108X系列。常見的型號(hào)和對(duì)應(yīng)的電流輸出如下： LT1083 7.5A LT1084 5A LT1085 3A LT1086 1.5A,有很多DC-DC轉(zhuǎn)換器可完成到2.5V的轉(zhuǎn)換，常用

8、的如Linear Technology的LT1761。,30,電源電路設(shè)計(jì)3.3V,系統(tǒng)的硬件選型及電路設(shè)計(jì),需要使用3.3V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：,DC 7.5V 2A直流電源,整流、定向,撥動(dòng)開關(guān),DC-DC轉(zhuǎn)換芯片LT1086,濾波電路,31,電源電路設(shè)計(jì)2.5V,系統(tǒng)的硬件選型及電路設(shè)計(jì),需要使用2.5V的直流穩(wěn)壓電源，系統(tǒng)電源電路如下圖所示：,濾波電路,DC3.3V,32,晶振電路設(shè)計(jì),系統(tǒng)的硬件選型及電路設(shè)計(jì),晶振電路用于向CPU及其他電路提供工作時(shí)鐘。在該系統(tǒng)中，S3C44B0X使用無源晶振，晶振的接法如下圖所示：,系統(tǒng)時(shí)鐘PLL的濾波電容(700pF左右),系

9、統(tǒng)時(shí)鐘晶體電路的輸入信號(hào),系統(tǒng)時(shí)鐘晶體電路的輸出信號(hào),33,晶振電路設(shè)計(jì),系統(tǒng)的硬件選型及電路設(shè)計(jì),根據(jù)S3C44B0X的最高工作頻率以及PLL電路的工作方式，選擇10MHz的無源晶振，10MHz的晶振頻率經(jīng)過S3C44B0X片內(nèi)的PLL電路倍頻后，最高可以達(dá)到66MHz。,片內(nèi)的PLL電路兼有頻率放大和信號(hào)提純的功能，因此，系統(tǒng)可以以較低的外部時(shí)鐘信號(hào)獲得較高的工作頻率，以降低因高速開關(guān)時(shí)鐘所造成的高頻噪聲。,34,復(fù)位電路設(shè)計(jì),系統(tǒng)的硬件選型及電路設(shè)計(jì),采用IMP706看門狗芯片,低電平復(fù)位,JP2短接后，必須定時(shí)（1.6S）喂狗，否則將引起系統(tǒng)復(fù)位,在規(guī)定時(shí)間內(nèi)沒有喂狗，將輸出低電平,復(fù)

10、位及看門狗功能是否有效，如果短接則有效,復(fù)位按鍵，JP2短接時(shí)才有效,35,JTAG接口電路設(shè)計(jì)接口簡(jiǎn)介,系統(tǒng)的硬件選型及電路設(shè)計(jì),JTAG(Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。,JTAG技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路TAP（Test Access Port，測(cè)試訪問口），通過專用的JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。,目前大多數(shù)比較復(fù)雜的器件都支持JTAG協(xié)議，如ARM、DSP、FPGA器件等。,標(biāo)準(zhǔn)的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為測(cè)試模式

11、選擇、測(cè)試時(shí)鐘、測(cè)試數(shù)據(jù)輸入和測(cè)試數(shù)據(jù)輸出。,JTAG測(cè)試允許多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。JTAG接口還常用于實(shí)現(xiàn)ISP（In-System Programmable在系統(tǒng)編程）功能，如對(duì)FLASH器件進(jìn)行編程等。,通過JTAG接口，可對(duì)芯片內(nèi)部的所有部件進(jìn)行訪問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡(jiǎn)潔高效的手段。目前JTAG接口的連接有兩種標(biāo)準(zhǔn)，即14針接口和20針接口。,36,JTAG接口電路設(shè)計(jì)14針接口及定義,系統(tǒng)的硬件選型及電路設(shè)計(jì),37,JTAG接口電路設(shè)計(jì)20針接口及定義,系統(tǒng)的硬件選型及電路設(shè)計(jì),38,JTAG接口電路設(shè)計(jì)接口電

12、路,系統(tǒng)的硬件選型及電路設(shè)計(jì),必須接上拉,14針接口,39,S3C44B0X最小系統(tǒng),系統(tǒng)的硬件選型及電路設(shè)計(jì),S3C44B0X + 電源電路 + 晶振電路 + 復(fù)位電路 + JTAG接口電路可構(gòu)成真正意義上的最小系統(tǒng),程序可運(yùn)行于S3C44B0X內(nèi)部的8KB RAM中,程序大小有限，掉電后無法保存，只能通過JTAG接口調(diào)試程序,40,SDRAM接口電路設(shè)計(jì)SDRAM簡(jiǎn)介,系統(tǒng)的硬件選型及電路設(shè)計(jì),與Flash存儲(chǔ)器相比較，SDRAM不具有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲(chǔ)器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用作程序的運(yùn)行空間，數(shù)據(jù)及堆棧區(qū)。,當(dāng)系統(tǒng)啟動(dòng)時(shí)，

13、CPU首先從復(fù)位地址0 x0處讀取啟動(dòng)代碼，在完成系統(tǒng)的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度，同時(shí)，系統(tǒng)及用戶堆棧、運(yùn)行數(shù)據(jù)也都放在SDRAM中。,SDRAM具有單位空間存儲(chǔ)容量大和價(jià)格便宜的優(yōu)點(diǎn)，已廣泛應(yīng)用在各種嵌入式系統(tǒng)中。SDRAM的存儲(chǔ)單元可以理解為一個(gè)電容，總是傾向于放電，為避免數(shù)據(jù)丟失，必須定時(shí)刷新（充電）。因此，要在系統(tǒng)中使用SDRAM，就要求微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路。S3C44B0X在片內(nèi)具有獨(dú)立的SDRAM刷新控制邏輯，可方便地與SDRAM接口。,41,SDRAM接口電路設(shè)計(jì)SDRAM選型,系統(tǒng)的硬件選型及電路

14、設(shè)計(jì),目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3.3V。主要的生產(chǎn)廠商為HYUNDAI、Winbond等。他們生產(chǎn)的同型器件一般具有相同的電氣特性和封裝形式，可通用。,本系統(tǒng)中使用Winbond的W986416DH。,W986416DH存儲(chǔ)容量為4組16M位（8M字節(jié)），工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動(dòng)刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數(shù)據(jù)寬度。,42,SDRAM接口電路設(shè)計(jì)W986416DH引腳分布,系統(tǒng)的硬件選型及電路設(shè)計(jì),43,SDRAM接口電路設(shè)計(jì)W986416DH引腳信號(hào)描述,系統(tǒng)

15、的硬件選型及電路設(shè)計(jì),44,SDRAM接口電路設(shè)計(jì)SDRAM接口電路,系統(tǒng)的硬件選型及電路設(shè)計(jì),45,SDRAM接口電路設(shè)計(jì)電路說明,系統(tǒng)的硬件選型及電路設(shè)計(jì),一片W986416DH構(gòu)建16位的SDRAM存儲(chǔ)器系統(tǒng),將其配置到Bank6，即將S3C44B0X的nGCS6接至兩片W986416DH的/CS端。此時(shí)SDRAM地址為0 x0c000000-0 x0c7fffff。,W986416DH的CLK端接S3C44B0X的SCLK端；,W986416DH的CKE端接S3C44B0X的SCKE端；,W986416DH的/RAS、/CAS、/WE端分別接S3C44B0X的nSDRAS端、nSDCA

16、S端、nSDWE端；,W986416DH的A12A0接S3C44B0X的地址總線ADDRADDR；,W986416DH的BA1、BA0接S3C44B0X的地址總線ADDR、ADDR；,W986416DH的數(shù)據(jù)總線接S3C44B0X的數(shù)據(jù)總線的低16位XDATAXDATA；,46,FLASH接口電路設(shè)計(jì)FLASH簡(jiǎn)介,系統(tǒng)的硬件選型及電路設(shè)計(jì),Flash存儲(chǔ)器是一種可在系統(tǒng)（In-System）進(jìn)行電擦寫，掉電后信息不丟失的存儲(chǔ)器。,它具有低功耗、大容量、擦寫速度快、可整片或分扇區(qū)在系統(tǒng)編程（燒寫）、擦除等特點(diǎn)，并且可由內(nèi)部嵌入的算法完成對(duì)芯片的操作，因而在各種嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。,作

17、為一種非易失性存儲(chǔ)器，F(xiàn)lash在系統(tǒng)中通常用于存放程序代碼、常量表以及一些在系統(tǒng)掉電后需要保存的用戶數(shù)據(jù)等。,47,FLASH接口電路設(shè)計(jì)FLASH選型,系統(tǒng)的硬件選型及電路設(shè)計(jì),常用的Flash為8位或16位的數(shù)據(jù)寬度，編程電壓為單3.3V。主要的生產(chǎn)廠商為INTEL、ATMEL、AMD、HYUNDAI等。,本系統(tǒng)中使用INTEL的TE28F320B。,TE28F320B存儲(chǔ)容量為32M位（4M字節(jié)），工作電壓為2.7V3.6V，采用48腳TSOP封裝或48腳FBGA封裝，16位數(shù)據(jù)寬度。,TE28F320B僅需單3V電壓即可完成在系統(tǒng)的編程與擦除操作，通過對(duì)其內(nèi)部的命令寄存器寫入標(biāo)準(zhǔn)的命

18、令序列，可對(duì)Flash進(jìn)行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其他操作。,48,FLASH接口電路設(shè)計(jì)TE28F320B引腳分布,系統(tǒng)的硬件選型及電路設(shè)計(jì),49,FLASH接口電路設(shè)計(jì) TE28F320B引腳信號(hào)描述,系統(tǒng)的硬件選型及電路設(shè)計(jì),50,FLASH接口電路設(shè)計(jì)FLASH接口電路,系統(tǒng)的硬件選型及電路設(shè)計(jì),51,FLASH接口電路設(shè)計(jì)電路說明,系統(tǒng)的硬件選型及電路設(shè)計(jì),地址總線A20A0與S3C44B0的地址總線ADDR20ADDR0相連；,16位數(shù)據(jù)總線DQ15DQ0與S3C44B0的低16位數(shù)據(jù)總線XDATA15XDATA0相連。,注意此時(shí)應(yīng)將S3C4510B的OM1:0置為0

19、1，選擇Bank0為16位工作方式。,一片TE28F320B構(gòu)建16位的FLASH存儲(chǔ)器系統(tǒng)，將其配置到Bank0，即將S3C44B0X的nGCS0接至兩片TE28F320B的CE端。此時(shí)FLASH地址為0 x00000000-0 x004fffff。,52,S3C44B0X擴(kuò)展系統(tǒng),系統(tǒng)的硬件選型及電路設(shè)計(jì),S3C44B0X最小系統(tǒng) + SDRAM + FLASH電路可構(gòu)成一個(gè)完全的嵌入式系統(tǒng),可運(yùn)行于SDRAM中的程序，也可以運(yùn)行FLASH中的程序,程序大小可以很大，如果將程序保存到FLASH中，掉電后不會(huì)丟失，因此，既可以通過JTAG接口調(diào)試程序，也可以將程序燒寫到FLASH，然后運(yùn)行F

20、LASH中的程序,在此基礎(chǔ)上加入必要的接口及其他電路，就構(gòu)成了具體的S3C44B0X應(yīng)用系統(tǒng),53,串口接口電路設(shè)計(jì)串口簡(jiǎn)介,系統(tǒng)的硬件選型及電路設(shè)計(jì),幾乎所有的微控制器、PC都提供串行接口，使用電子工業(yè)協(xié)會(huì)（EIA）推薦的RS-232-C標(biāo)準(zhǔn)，這是一種很常用的串行數(shù)據(jù)傳輸總線標(biāo)準(zhǔn)。,早期它被應(yīng)用于計(jì)算機(jī)和終端通過電話線和MODEM進(jìn)行遠(yuǎn)距離的數(shù)據(jù)傳輸，隨著微型計(jì)算機(jī)和微控制器的發(fā)展，不僅遠(yuǎn)距離，近距離也采用該通信方式。在近距離通信系統(tǒng)中，不再使用電話線和MODEM，而直接進(jìn)行端到端的連接。,RS-232-C標(biāo)準(zhǔn)采用的接口是9芯或25芯的D型插頭，以常用的9芯D型插頭為例，各引腳定義下所示：,

21、54,串口接口電路設(shè)計(jì)串口芯片選型,系統(tǒng)的硬件選型及電路設(shè)計(jì),要完成最基本的串行通信功能，實(shí)際上只需要RXD、TXD和GND即可，但由于RS-232-C標(biāo)準(zhǔn)所定義的高、低電平信號(hào)與S3C44B0X系統(tǒng)的TTL電路所定義的高、低電平信號(hào)完全不同。,TTL的標(biāo)準(zhǔn)邏輯“1”對(duì)應(yīng)2V3.3V電平，標(biāo)準(zhǔn)邏輯“0”對(duì)應(yīng)0V0.4V電平，而RS-232-C標(biāo)準(zhǔn)采用負(fù)邏輯方式，標(biāo)準(zhǔn)邏輯“1”對(duì)應(yīng)-5V-15V電平，標(biāo)準(zhǔn)邏輯“0”對(duì)應(yīng)+5V+15V電平，顯然，兩者間要進(jìn)行通信必須經(jīng)過信號(hào)電平的轉(zhuǎn)換。,目前常使用的電平轉(zhuǎn)換電路為Sipex公司的SP3232E。,55,串口接口電路設(shè)計(jì)SP3232E引腳分布,系統(tǒng)的

22、硬件選型及電路設(shè)計(jì),56,串口接口電路設(shè)計(jì)串口接口電路,系統(tǒng)的硬件選型及電路設(shè)計(jì),RS232電平,TTL電平,57,IIC接口電路設(shè)計(jì)IIC簡(jiǎn)介,系統(tǒng)的硬件選型及電路設(shè)計(jì),IIC總線是一種用于IC器件之間連接的二線制總線。它通過SDA（串行數(shù)據(jù)線）及SCL（串行時(shí)鐘線）兩線在連接到總線上的器件之間傳送信息，并根據(jù)地址識(shí)別每個(gè)器件：不管是微控制器、存儲(chǔ)器、LCD驅(qū)動(dòng)器還是鍵盤接口。,帶有IIC總線接口的器件可十分方便地用來將一個(gè)或多個(gè)微控制器及外圍器件構(gòu)成系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那樣大的吞吐能力，但由于連接線和連接引腳少，因此其構(gòu)成的系統(tǒng)價(jià)格低，器件間總線簡(jiǎn)單，結(jié)構(gòu)緊湊，而且在總線上增

23、加器件不影響系統(tǒng)的正常工作，系統(tǒng)修改和可擴(kuò)展性好。即使有不同時(shí)鐘速度的器件連接到總線上，也能很方便地確定總線的時(shí)鐘，因此在嵌入式系統(tǒng)中得到了廣泛的應(yīng)用。,S3C44B0X內(nèi)含一個(gè)IIC總線主控器，可方便地與各種帶有IIC接口的器件相連。,在本實(shí)驗(yàn)系統(tǒng)中，外擴(kuò)一片KS24C08作為IIC存儲(chǔ)器。KS24C08提供1K字節(jié)的EEPROM存儲(chǔ)空間，可用于存放少量在系統(tǒng)掉電時(shí)需要保存的數(shù)據(jù)。,58,IIC接口電路設(shè)計(jì)IIC接口電路,系統(tǒng)的硬件選型及電路設(shè)計(jì),59,印刷電路板設(shè)計(jì)注意事項(xiàng),印刷電路板的設(shè)計(jì),S3C44B0X的片內(nèi)工作頻率為60MHz，因此，在印刷電路板的設(shè)計(jì)過程中，應(yīng)該遵循一些高頻電路的

24、設(shè)計(jì)基本原則，否則會(huì)使系統(tǒng)工作不穩(wěn)定甚至不能正常工作。,印刷電路板的設(shè)計(jì)人員應(yīng)注意以下幾個(gè)方面：,注意電源的質(zhì)量與分配。,同類型信號(hào)線應(yīng)該成組、平行分布。,60,電源質(zhì)量與分配,印刷電路板的設(shè)計(jì),電源濾波 為提高系統(tǒng)的電源質(zhì)量，消除低頻噪聲對(duì)系統(tǒng)的影響，一般應(yīng)在電源進(jìn)入印刷電路板的位置和靠近各器件的電源引腳處加上濾波器，以消除電源的噪聲，常用的方法是在這些位置加上幾十到幾百微法的電容。 同時(shí)，在系統(tǒng)中除了要注意低頻噪聲的影響，還要注意元器件工作時(shí)產(chǎn)生的高頻噪聲，一般的方法是在器件的電源和地之間加上0.1uF左右地電容，可以很好地濾出高頻噪聲的影響。,61,電源質(zhì)量與分配,印刷電路板的設(shè)計(jì),電源分配 實(shí)際的工程應(yīng)用和理論都證實(shí)，電源的分配對(duì)系統(tǒng)的穩(wěn)定性有很大的影響，因此，在設(shè)計(jì)印刷電路板時(shí)，要注意電源的分配問題。 在印刷電路板上，電源的供給一般采用電源總線（雙面板）或電源層（多層板）的方式。電源總線由兩條或多條較寬的線組成，由于受到電路板面積的限制，一般不可能布得過寬，因此存在較大的直流電阻，但在雙