1、第一章 數(shù)字信號處理、計算、程序、算法和硬線邏輯的基本概念引言：現(xiàn)代計算機與通訊系統(tǒng)電子設(shè)備中廣泛使用了數(shù)字信號處理專用集成電路，它們主要用于數(shù)字信號傳輸中所必需的濾波、變換、加密、解密、編碼、解碼、糾檢錯、壓縮、解壓縮等操作。這些處理工作從本質(zhì)上說都是數(shù)學(xué)運算。從原則上講，它們完全可以用計算機或微處理器來完成。這就是為什么我們常用C、Pascal或匯編語言來編寫程序，以研究算法的合理性和有效性的道理。在數(shù)字信號處理的領(lǐng)域內(nèi)有相當大的一部分工作是可以事后處理的。我們可以利用通用的計算機系統(tǒng)來處理這類問題。如在石油地質(zhì)調(diào)查中，我們通過鉆探和一系列的爆破，記錄下各種地層的回波數(shù)據(jù)，然后用計算機對這

2、些數(shù)據(jù)進行處理，去除噪聲等無用信息，最后我們可以得到地層的構(gòu)造，從而找到埋藏的石油。因為地層不會在幾年內(nèi)有明顯的變化，因此花幾十天的時間把地層的構(gòu)造分析清楚也能滿足要求。這種類型的數(shù)字信號處理是非實時的，用通用的計算機就能滿足需要。還有一類數(shù)字信號處理必須在規(guī)定的時間內(nèi)完成，如在軍用無線通信系統(tǒng)和機載雷達系統(tǒng)中我們常常需要對檢測到的微弱信號增強、加密、編碼、壓縮，在接收端必須及時地解壓縮、解碼和解密并重現(xiàn)清晰的信號。我們很難想象用一個通用的計算機系統(tǒng)來完成這項工作，因此，我們不得不自行設(shè)計非常輕便小巧的高速專用硬件系統(tǒng)來完成該任務(wù)。有的數(shù)字信號處理對時間的要求非常苛刻，以至于用高速的通用微處理

3、器芯片也無法在規(guī)定的時間內(nèi)完成必須的運算。我們必須為這樣的運算設(shè)計專用的硬線邏輯電路，這可以在高速FPGA器件上實現(xiàn)或制成高速專用集成電路。這是因為通用微處理器芯片是為一般目的而設(shè)計的，運算的步驟必須通過程序編譯后生成的機器碼指令加載到存貯器中，然后在微處理器芯片控制下，按時鐘的節(jié)拍，逐條取出指令、分析指令，然后執(zhí)行指令，直至程序的結(jié)束。微處理器芯片中的內(nèi)部總線和運算部件也是為通用的目的而設(shè)計，即使是專為信號處理而設(shè)計的通用微處理器，因為它的通用性，也不可能為某一個特殊的算法來設(shè)計一系列的專用的運算電路，而且其內(nèi)部總線的寬度也不能隨意改變，只有通過改變程序，才能實現(xiàn)這個特殊的算法。因而其運算速

4、度就受到限制。本章的目的是想通過對數(shù)字信號處理、計算（Computing）、算法和數(shù)據(jù)結(jié)構(gòu)、編程語言和程序、體系結(jié)構(gòu)和硬線邏輯等基本概念的介紹，了解算法與硬線邏輯之間的關(guān)系從而引入利用Verilog HDL硬件描述語言設(shè)計復(fù)雜的數(shù)字邏輯系統(tǒng)的概念和方法。向讀者展示一種九十年代才真正開始在美國等先進的工業(yè)國家逐步推廣的數(shù)字邏輯系統(tǒng)的設(shè)計方法。借助于這種方法，在電路設(shè)計自動化仿真和綜合工具的幫助下，只要我們對并行的計算結(jié)構(gòu)有一定程度的了解，對有關(guān)算法有深入的研究，我們完全有能力設(shè)計并制造出有自己知識產(chǎn)權(quán)的DSP（數(shù)字信號處理）類和任何復(fù)雜的數(shù)字邏輯集成電路芯片，為我國的電子工業(yè)和國防現(xiàn)代化作出應(yīng)有

5、的貢獻。1.1 數(shù)字信號處理大規(guī)模集成電路設(shè)計制造技術(shù)和數(shù)字信號處理技術(shù)，近三十年來，各自得到了迅速的發(fā)展。這兩個表面上看來沒有什么關(guān)系的技術(shù)領(lǐng)域?qū)嵸|(zhì)上是緊密相關(guān)的。因為數(shù)字信號處理系統(tǒng)往往要進行一些復(fù)雜的數(shù)學(xué)運算和數(shù)據(jù)的處理，并且又有實時響應(yīng)的要求，它們通常是由高速專用數(shù)字邏輯系統(tǒng)或?qū)Ｓ脭?shù)字信號處理器所構(gòu)成，電路是相當復(fù)雜的。因此只有在高速大規(guī)模集成電路設(shè)計制造技術(shù)進步的基礎(chǔ)上，才有可能實現(xiàn)真正有意義的實時數(shù)字信號處理系統(tǒng)。對實時數(shù)字信號處理系統(tǒng)的要求不斷提高，也推動了高速大規(guī)模集成電路設(shè)計制造技術(shù)的進步?，F(xiàn)代專用集成電路的設(shè)計是借助于電子電路設(shè)計自動化（EDA）工具完成的。學(xué)習(xí)和掌握硬件描

6、述語言（HDL）是使用電子電路設(shè)計自動化（EDA）工具的基礎(chǔ)。1.2 計算（Computing）說到數(shù)字信號處理，我們自然就會想到數(shù)學(xué)計算（或數(shù)學(xué)運算）。現(xiàn)代計算機和通信系統(tǒng)中廣泛采用了數(shù)字信號處理的技術(shù)和方法。基本思路是先把信號用一系列的數(shù)字來表示，如是連續(xù)的模擬信號，則需通過采樣和模擬數(shù)字轉(zhuǎn)換，把信號轉(zhuǎn)換成一系列的數(shù)字信號，然后對這些數(shù)字信號進行各種快速的數(shù)學(xué)運算，其目的是多種多樣的，有的是為了加密，有的是通過編碼來減少誤碼率以提高信道的通信質(zhì)量，有的是為了去掉噪聲等無關(guān)的信息也可以稱為濾波，有的是為了數(shù)據(jù)的壓縮以減少占用的頻道。有時我們也把某些種類的數(shù)字信號處理運算稱為變換如離散傅利葉變

7、換（DFT）、離散余弦變換（DCT）、小波變換（Wavelet T）等。我們這里所說的計算是從英語Computing翻譯過來的，它的含義要比單純的數(shù)學(xué)計算廣泛得多。“Computing這門學(xué)問研究怎樣系統(tǒng)地有步驟地描述和轉(zhuǎn)換信息，實質(zhì)上它是一門覆蓋了多個知識和技術(shù)范疇的學(xué)問，其中包括了計算的理論、分析、設(shè)計、效率和應(yīng)用。它提出的最基本的問題是什么樣的工作能自動完成，什么樣的不能。”（摘自Denning et al., “Computing as a Discipline,” Communication of ACM, January,1989）。本文中凡提到計算這個詞處，指的就是上面一段中Co

8、mputing所包含的意思。由傳統(tǒng)的觀點出發(fā)，我們可以從三個不同的方面來研究計算，即從數(shù)學(xué)、科學(xué)和工程的不同角度。由比較現(xiàn)代的觀點出發(fā)，我們可以從四個主要的方面來研究計算，即從算法和數(shù)據(jù)結(jié)構(gòu)、編程語言、體系結(jié)構(gòu)、軟件和硬件設(shè)計方法學(xué)。本課本的主題是從算法到硬線邏輯的實現(xiàn)，因此我們將從算法和數(shù)據(jù)結(jié)構(gòu)、編程語言和程序、體系結(jié)構(gòu)和硬線邏輯以及設(shè)計方法學(xué)等方面的基本概念出發(fā)來研究和探討用于數(shù)字信號處理等領(lǐng)域的復(fù)雜硬線邏輯電路的設(shè)計技術(shù)和方法。特別強調(diào)利用Verilog硬件描述語言的Top-Down設(shè)計方法的介紹。1.3 算法和數(shù)據(jù)結(jié)構(gòu)為了準確地表示特定問題的信息并順利地解決有關(guān)的計算問題，我們需要采用

9、一些特殊方法并建立相應(yīng)的模型。所謂算法就是解決特定問題的有序步驟，所謂數(shù)據(jù)結(jié)構(gòu)就是解決特定問題的相應(yīng)的模型。1.4 編程語言和程序程序員利用一種由專家設(shè)計的既可以被人理解，也可以被計算機解釋的語言來表示算法問題的求解過程。這種語言就是編程語言。由它所表達的算法問題的求解過程就是程序。我們已經(jīng)熟悉通過編寫程序來解決計算問題， C、Pascal、Fortran、Basic或匯編語言語言是幾種常用的編程語言。如果我們只研究算法，只在通用的計算機上運行程序或利用通用的CPU來設(shè)計專用的微處理器嵌入系統(tǒng)，掌握上述語言就足夠了。如果還需要設(shè)計和制造能進行快速計算的硬線邏輯專用電路，我們必須學(xué)習(xí)數(shù)字電路的基

10、本知識和硬件描述語言。因為現(xiàn)代復(fù)雜數(shù)字邏輯系統(tǒng)的設(shè)計都是借助于EDA工具完成的，無論電路系統(tǒng)的仿真和綜合都需要掌握硬件描述語言。在本書中我們將要比較詳細地介紹Verilog硬件描述語言。1.5 系統(tǒng)結(jié)構(gòu)和硬線邏輯計算機究竟是如何構(gòu)成的？為什么它能有效地和正確地執(zhí)行每一步程序？它能不能用另外一種結(jié)構(gòu)方案來構(gòu)成？運算速度還能不能再提高？所謂計算機系統(tǒng)結(jié)構(gòu)就是回答以上問題并從硬線邏輯和軟件兩個角度一起來探討某種結(jié)構(gòu)的計算機的性能潛力。比如， Von Neumann（馮諾依曼）在1945設(shè)計的EDVAC電子計算機，它的結(jié)構(gòu)是一種最早的順序機執(zhí)行標量數(shù)據(jù)的計算機系統(tǒng)結(jié)構(gòu)。順序機是從位串行操作到字并行操作

11、，從定點運算到浮點運算逐步改進過來的。由于Von Neumann系統(tǒng)結(jié)構(gòu)的程序是順序執(zhí)行的，所以速度很慢。隨著硬件技術(shù)的進步，不斷有新的計算機系統(tǒng)結(jié)構(gòu)產(chǎn)生，其計算性能也在不斷提高。計算機系統(tǒng)結(jié)構(gòu)是一門討論和研究通用的計算機中央處理器如何提高運算速度性能的學(xué)問。對計算機系統(tǒng)結(jié)構(gòu)的深入了解是設(shè)計高性能的專用的硬線邏輯系統(tǒng)的基礎(chǔ)，因此將是本書討論的重點之一。但由于本書的重點是利用Verilog HDL進行復(fù)雜數(shù)字電路的設(shè)計技術(shù)和方法，大量的篇幅將介紹利用HDL進行設(shè)計的步驟、語法要點、可綜合的風(fēng)格要點、同步有限狀態(tài)機和由淺入深的設(shè)計實例。1.6 設(shè)計方法學(xué)復(fù)雜數(shù)字系統(tǒng)的設(shè)計是一個把思想（即算法）轉(zhuǎn)化

12、為實際數(shù)字邏輯電路的過程。我們都知道同一個算法可以用不同結(jié)構(gòu)的數(shù)字邏輯電路來實現(xiàn)，從運算的結(jié)果說來可能是完全一致的，但其運算速度和性能價格比可以有很大的差別。我們可用許多種不同的方案來實現(xiàn)能實時完成算法運算的復(fù)雜數(shù)字系統(tǒng)電路，下面列出了常用的四種方案：1)以專用微處理機芯片為中心來構(gòu)成完成算法所需的電路系統(tǒng)；2)用高密度的FPGA（從幾萬門到百萬門）；3）設(shè)計專用的大規(guī)模集成電路（ASIC）；4）利用現(xiàn)成的微處理機的IP核并結(jié)合專門設(shè)計的高速ASIC運算電路。究竟采用什么方案要根據(jù)具體項目的技術(shù)指標、經(jīng)費、時間進度和批量綜合考慮而定。在上述第二、第三、第四種設(shè)計方案中，電路結(jié)構(gòu)的考慮和決策至關(guān)

13、重要。有的電路結(jié)構(gòu)速度快，但所需的邏輯單元多，成本高；而有的電路結(jié)構(gòu)速度慢，但所需的邏輯單元少，成本低。復(fù)雜數(shù)字邏輯系統(tǒng)設(shè)計的過程往往需要通過多次仿真，從不同的結(jié)構(gòu)方案中找到一種符合工程技術(shù)要求的性能價格比最好的結(jié)構(gòu)。一個優(yōu)秀的有經(jīng)驗的設(shè)計師，能通過硬件描述語言的頂層仿真較快地確定合理的系統(tǒng)電路結(jié)構(gòu)，減少由于總體結(jié)構(gòu)設(shè)計不合理而造成的返工，從而大大加快系統(tǒng)的設(shè)計過程。1.7 專用硬線邏輯與微處理器的比較在信號處理專用計算電路的設(shè)計中，以專用微處理器芯片為中心來構(gòu)成完成算法所需的電路系統(tǒng)是一種較好的辦法。我們可以利用現(xiàn)成的微處理器開發(fā)系統(tǒng)，在算法已用C語言驗證的基礎(chǔ)上，在開發(fā)系統(tǒng)工具的幫助下，把

14、該C語言程序轉(zhuǎn)換為專用微處理器的匯編再編譯為機器代碼，然后加載到樣機系統(tǒng)的存儲區(qū)，即可以在開發(fā)系統(tǒng)工具的環(huán)境下開始相關(guān)算法的運算仿真或運算。采用這種方法，設(shè)計周期短、可以利用的資源多，但速度、能耗、體積等性能受該微處理器芯片和外圍電路的限制。用高密度的FPGA（從幾萬門到幾十萬門）來構(gòu)成完成算法所需的電路系統(tǒng)也是一種較好的辦法。我們必須購置有關(guān)的FPGA開發(fā)環(huán)境、布局布線和編程工具。有些FPGA廠商提供的開發(fā)環(huán)境不夠理想，其仿真工具和綜合工具性能不夠好，我們還需要利用性能較好的硬件描述語言仿真器、綜合工具，才能有效地進行復(fù)雜的DSP硬線邏輯系統(tǒng)的設(shè)計。由于FPGA是一種通用的器件，它的基本結(jié)構(gòu)

15、決定了對某一種特殊應(yīng)用，性能不如專用的ASIC電路。采用自行設(shè)計的專用ASIC系統(tǒng)芯片（System On Chip）， 即利用現(xiàn)成的微處理機IP核或根據(jù)某一特殊應(yīng)用設(shè)計的微處理機核（也可以沒有微處理機核），并結(jié)合專門設(shè)計的高速ASIC運算電路，能設(shè)計出性能價格比最高的理想數(shù)字信號處理系統(tǒng)。這種方法結(jié)合了微處理器和專用的大規(guī)模集成電路的優(yōu)點，由于微處理器IP核的挑選結(jié)合了算法和應(yīng)用的特點，又加上專用的ASIC在需要高速部分的增強，能“量體裁衣”， 因而各方面性能優(yōu)越。但由于設(shè)計和制造周期長、投片成本高，往往只有經(jīng)費充足、批量大的項目或重要的項目才采用這一途徑。當然性能優(yōu)良的硬件描述語言仿真器、

16、綜合工具是不可缺少的，另外對所采用的半導(dǎo)體廠家基本器件庫和IP庫的深入了解也是必須的。以上所述算法的專用硬線邏輯實現(xiàn)都需要對算法有深入的了解，還需掌握硬件描述語言和相關(guān)的EDA仿真、綜合和布局布線工具。1.8 C語言與硬件描述語言在算法運算電路設(shè)計的關(guān)系和作用數(shù)字電路設(shè)計工程師一般都學(xué)習(xí)過編程語言、數(shù)字邏輯基礎(chǔ)、各種EDA軟件工具的使用。就編程語言而言，國內(nèi)外大多數(shù)學(xué)校都以C語言為標準，只有少部分學(xué)校使用Pascal 和Fortran。算法的描述和驗證常用C語言來做。例如要設(shè)計Reed-Solomen編碼/解碼器，我們必須先深入了解Reed-Solomen編碼/解碼的算法，再編寫C語言的程序來

17、驗證算法的正確性。運行描述編碼器的C語言程序，把在數(shù)據(jù)文件中的多組待編碼的數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的編碼后數(shù)據(jù)并存入文件。再編寫一個加干擾用的C語言程序，用于模擬信道。它能產(chǎn)生隨機誤碼位（并把誤碼位個數(shù)控制在糾錯能力范圍內(nèi)）將其加入編碼后的數(shù)據(jù)文件中。運行該加擾程序，產(chǎn)生帶誤碼位的編碼后的數(shù)據(jù)文件。然后再編寫一個解碼器的C語言程序，運行該程序把帶誤碼位的編碼文件解碼為另一個數(shù)據(jù)文件。只要比較原始數(shù)據(jù)文件和生成的文件便可知道編碼和解碼的程序是否正確（能否自動糾正糾錯能力范圍內(nèi)的錯碼位）。用這種方法我們就可以來驗證算法的正確性。但這樣的數(shù)據(jù)處理其運行速度只與程序的大小和計算機的運行速度有關(guān)，也不能獨立于計算

18、機而存在。如果要設(shè)計一個專門的電路來進行這種對速度有要求的實時數(shù)據(jù)處理，除了以上介紹的C程序外，還須編寫硬件描述語言（如Verilog HDL或 VHDL）的程序，進行仿真以便從電路結(jié)構(gòu)上保證算法能在規(guī)定的時間內(nèi)完成，并能與前端和后端的設(shè)備或器件正確無誤地交換數(shù)據(jù)。用硬件描述語言（HDL）的程序設(shè)計硬件的好處在于易于理解、易于維護、調(diào)試電路速度快、有許多的易于掌握的仿真、綜合和布局布線工具，還可以用C語言配合HDL來做邏輯設(shè)計的前后仿真，驗證功能是否正確。在算法硬件電路的研制過程中，計算電路的結(jié)構(gòu)和芯片的工藝對運行速度有很大的影響。所以在電路結(jié)構(gòu)確定之前，必須經(jīng)過多次仿真：1) C語言的功能仿

19、真。2) C語言的并行結(jié)構(gòu)仿真。3) Verilog HDL的行為仿真。4) Verilog HDL RTL級仿真。5) 綜合后門級結(jié)構(gòu)仿真。6) 布局布線后仿真。7) 電路實現(xiàn)驗證。下面介紹用C語言配合Verilog HDL來設(shè)計算法的硬件電路塊時考慮的三個主要問題：l 為什么選擇C語言與Verilog HDL配合使用？l C語言與Verilog HDL的使用有何限制？l 如何利用C來加速硬件的設(shè)計和故障檢測？1) 為什么選擇C語言與Verilog 配合使用首先，C語言很靈活，查錯功能強，還可以通過PLI（編程語言接口）編寫自己的系統(tǒng)任務(wù)直接與硬件仿真器（如Verilog-XL）結(jié)合使用。C

20、語言是目前世界上應(yīng)用最為廣泛的一種編程語言，因而C程序的設(shè)計環(huán)境比Verilog HDL的完整。此外，C語言可應(yīng)用于許多領(lǐng)域，有可靠的編譯環(huán)境，語法完備，缺陷較少。 比較起來， Verilog 語言只是針對硬件描述的，在別處使用（如用于算法表達等）并不方便。而且Verilog的仿真、綜合、查錯工具等大部分軟件都是商業(yè)軟件，與C語言相比缺乏長期大量的使用，可靠性較差，亦有很多缺陷。所以，只有在C語言的配合使用下，Verilog才能更好地發(fā)揮作用。面對上述問題，最好的方法是C語言與Verilog語言相輔相成，互相配合使用。這就是既要利用C 語言的完整性，又要結(jié)合Verilog對硬件描述的精確性，來

21、更快更好地設(shè)計出符合性能要求的硬件電路系統(tǒng)。利用C語言完善的查錯和編譯環(huán)境，設(shè)計者可以先設(shè)計出一個功能正確的設(shè)計單元，以此作為設(shè)計比較的標準。然后，把C程序一段一段地改寫成用并型結(jié)構(gòu)（類似于Verilog）描述的C程序，此時還是在C的環(huán)境里，使用的依然是C語言。如果運行結(jié)果都正確，就將C語言關(guān)鍵字用Verilog相應(yīng)的關(guān)鍵字替換，進入Verilog的環(huán)境。將測試輸入同時加到C與Verilog兩個單元，將其輸出做比較。這樣很容易發(fā)現(xiàn)問題的所在，然后更正，再做測試，直至正確無誤。剩下的工作就交給后面的設(shè)計工程師繼續(xù)做。2) C語言與Verilog語言互相轉(zhuǎn)換中存在的問題這樣的混合語言設(shè)計流程往往會

22、在兩種語言的轉(zhuǎn)換中會遇到許多難題。例如， 怎樣把C程序轉(zhuǎn)換成類似Verilog結(jié)構(gòu)的C程序，來增加并行度，以保證用硬件實現(xiàn)時運行速度達到設(shè)計要求；又如怎樣不使用C中較抽象的語法：例如迭代，指針，不確定次數(shù)的循環(huán)等等，也能來表示算法（因為轉(zhuǎn)換的目的是要用可綜合的Verilog語句來代替C程序中的語句，而可用于綜合的Verilog語法是相當有限的，往往找不到相應(yīng)的關(guān)鍵字來替換）。C程序是一行接一行依次執(zhí)行的，屬于順序結(jié)構(gòu)，而Verilog描述的硬件是可以在同一時間同時運行的，屬于并行結(jié)構(gòu)。這兩者之間有很大的沖突。而Verilog的仿真軟件也是順序執(zhí)行的，在時間關(guān)系上同實際的硬件是有差異的，可能會出

23、現(xiàn)一些無法發(fā)現(xiàn)的問題。Verilog可用的輸出輸入函數(shù)很少。C語言的花樣則很多，轉(zhuǎn)換過程中會遇到一些困難。C語言的函數(shù)調(diào)用與Verilog中模塊的調(diào)用也有區(qū)別。C程序調(diào)用函數(shù)是沒有延時特性的，一個函數(shù)是唯一確定的，對同一個函數(shù)的不同調(diào)用是一樣的。而Verilog中對模塊的不同調(diào)用是不同的，即使調(diào)用的是同一個模塊，必須用不同的名字來指定。Verilog的語法規(guī)則很死，限制很多，能用的判斷語句有限。仿真速度較慢，查錯功能差，錯誤信息不完整。仿真軟件通常也很昂貴，而且不一定可靠。C語言沒有時間關(guān)系，轉(zhuǎn)換后的Verilog程序必須要能做到?jīng)]有任何外加的人工延時信號，也就是必須表達為有限狀態(tài)機，即RTL級的Verilog，否則將無法使用綜合工具把Verilog源代碼轉(zhuǎn)化為門級邏輯。3) 如何利用C語言來加快硬件的設(shè)計和查錯下表中列出了常用的C與Verilog相對應(yīng)的關(guān)鍵字與控制結(jié)構(gòu) C Verilog sub-functionmodule, function, task if-then-elseif-then-else CaseCase ,begin, end ForFor WhileWhile BreakDisable DefineDefine IntInt Printfmoni