1、,1,實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì),實(shí)驗(yàn)內(nèi)容：,按照題目要求用硬布線（組合邏輯）控制法設(shè)計(jì)一個(gè)簡單模型機(jī)的控制單元CU（微操作信號產(chǎn)生電路），決定外部的端口（名稱、有效電平）和內(nèi)部各元件的連接，畫出系統(tǒng)框圖和邏輯圖，設(shè)計(jì)仿真數(shù)據(jù)，用VHDL編程和仿真。,一、主要元件設(shè)計(jì) 1指令譯碼器 功能要求：3-8譯碼器。,（2學(xué)時(shí)）,2,實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì),實(shí)驗(yàn)內(nèi)容：,一、主要元件設(shè)計(jì) 2控制單元 功能要求： 假設(shè)該模型機(jī)有8條不同類型的指令。包括：算術(shù)運(yùn)算、邏輯運(yùn)算、移位、數(shù)據(jù)傳送、訪存操作、轉(zhuǎn)移等。根據(jù)每條指令的功能和時(shí)序，分析其執(zhí)行過程中需要在各個(gè)階段產(chǎn)生的全部微操作，導(dǎo)出產(chǎn)生這些

2、微操作控制信號的邏輯。 提示：需要決定指令周期包括哪幾個(gè)機(jī)器周期，每個(gè)機(jī)器周期包括幾拍，每拍包括幾個(gè)時(shí)鐘，以及時(shí)鐘周期是多少nS。有些操作可能還需要規(guī)定是在時(shí)鐘的上升沿或是在時(shí)鐘的下降沿進(jìn)行。,3,實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì),二、頂層設(shè)計(jì) 用層次結(jié)構(gòu)設(shè)計(jì)的方法設(shè)計(jì)一個(gè)控制單元CU（微操作控制信號產(chǎn)生電路）。包括指令譯碼器和控制單元。 功能要求： 能夠正確產(chǎn)生8條不同指令在執(zhí)行過程中（每個(gè)機(jī)器周期、每拍）發(fā)出的全部微操作。,三、仿真 設(shè)計(jì)仿真波形數(shù)據(jù)，要考慮到所有可能的情況。在實(shí)驗(yàn)報(bào)告中必須清楚說明仿真波形數(shù)據(jù)是怎樣設(shè)計(jì)的。,提示：仿真輸入波形包括三級時(shí)序信號。,計(jì)算機(jī)組成原理,Princ

3、iples of Computer Organization,廣義雙語教學(xué)課程,09/skyclass25/,青島理工大學(xué) 校級精品課程,5,第10章 輸入輸出系統(tǒng),Chapter 10 Input/output System,Many I/O tasks can be fairly complex and require logic to be applied to the data to convert formats and other similar duties.,（3）,In these situations the simplest solut

4、ion is to ask the CPU to handle the logic, but due to the fact that the I/O devices are very slow, the CPU would end up wasting a huge amount of time (in computer perspective) sitting idle waiting for the data from the device.,6,103 DMA輸入輸出方式,DMA是I/O設(shè)備與主存儲器之間由硬件組成的直接數(shù)據(jù)通路，用于磁盤等高速I/O設(shè)備與主存之間的成組數(shù)據(jù)傳送。,DM

5、A數(shù)據(jù)傳送是在DMA控制器的控制下進(jìn)行的。,Direct Memory Access,7,10.3.1 DMA的工作方式,DMA傳送需要使用系統(tǒng)總線，因而有4種可能的工作方式。,1CPU暫停方式,在DMA進(jìn)行一個(gè)數(shù)據(jù)塊的傳送期間，CPU放棄總線，不訪問主存。DMA完成一個(gè)數(shù)據(jù)塊的傳送后，把總線控制權(quán)還給CPU。,2交替方式,把每個(gè)總線周期分成兩個(gè)時(shí)間片，CPU和DMA交替分時(shí)使用總線。,8,3CPU周期竊取方式 (Cycle-Stealing),DMA每傳送一個(gè)字節(jié)/字，占用（竊取）CPU的一個(gè)總線周期。,在這個(gè)周期內(nèi)，如果CPU（進(jìn)行內(nèi)部操作）正好不使用總線，則對CPU的工作無影響。,如果C

6、PU也需要使用總線，則必須等待DMA傳送完成后（一個(gè)總線周期的時(shí)間）才能使用總線。,9,4仲裁方式,當(dāng)系統(tǒng)中有多個(gè)主控設(shè)備（處理機(jī)，通道，IOP，DMAC），每個(gè)主控設(shè)備要使用系統(tǒng)總線都必須申請。,總線控制器根據(jù)申請總線的設(shè)備的優(yōu)先級做出仲裁，把總線在該周期的控制權(quán)交給優(yōu)先級最高的設(shè)備。,取得總線控制權(quán)的設(shè)備可以在該周期內(nèi)使用總線訪問存儲器或進(jìn)行輸入/輸出，然后交回總線控制權(quán)。,DMA的優(yōu)先級高于CPU和其他設(shè)備。,實(shí)際在計(jì)算機(jī)系統(tǒng)中使用的是周期竊取方式和仲裁方式。,10,10.3.2 DMA控制器組成,DMA接口（DMA控制器）包括多個(gè)設(shè)備寄存器、中斷控制和DMA控制邏輯等。,1設(shè)備寄存器,

7、 主存地址寄存器MAR,初始值為主存數(shù)據(jù)緩沖區(qū)的首地址，在傳輸前由程序?qū)懭?。在DMA傳送期間，每交換一個(gè)字，由硬件邏輯將MAR自動(dòng)加1。, 外設(shè)地址寄存器ADR,存放I/O設(shè)備的設(shè)備碼，或者表示該設(shè)備信息存儲區(qū)的尋址信息。例如；磁盤的驅(qū)動(dòng)器號、磁頭號、柱面號等。,11, 控制與狀態(tài)寄存器CSR,存放控制字和狀態(tài)字?？刂谱质窃趥鬏斍坝沙绦?qū)懭氲摹? 數(shù)據(jù)緩沖寄存器DBR,當(dāng)主存與I/O設(shè)備的數(shù)據(jù)寬度不一致時(shí)，用于暫存I/O設(shè)備與主存?zhèn)魉偷臄?shù)據(jù)。,若DMA與主存之間是按字傳送的，而DMA與I/O設(shè)備之間是按字節(jié)或位傳送的時(shí)候，DMA還要做數(shù)據(jù)的裝配和分拆。, 字?jǐn)?shù)計(jì)數(shù)器WC,在傳輸前由程序?qū)懭雮魉?/p>

8、數(shù)據(jù)的總字?jǐn)?shù)。每傳送一個(gè)字自動(dòng)減1。當(dāng)其內(nèi)容為0時(shí)表示傳輸結(jié)束。,DMA控制器組成,12,2中斷控制邏輯,每當(dāng)一個(gè)數(shù)據(jù)塊傳輸完畢，DMA通過中斷請求CPU進(jìn)行后處理和下次傳輸前的預(yù)處理。,3DMA控制邏輯,一般包括設(shè)備碼選擇電路，DMA優(yōu)先排隊(duì)電路，產(chǎn)生DMA請求的線路等。在DMA取得總線控制權(quán)后，控制主存與I/O設(shè)備之間的數(shù)據(jù)傳送。,DMA與主機(jī)和DMA與I/O設(shè)備的接口，包括數(shù)據(jù)線、地址線、控制信號，以及有關(guān)收發(fā)和驅(qū)動(dòng)線路。,DMA控制器組成,13,10.3.3 DMA的數(shù)據(jù)傳送過程,當(dāng)I/O設(shè)備準(zhǔn)備好后，向DMA控制器發(fā)出傳送請求。,DMA控制器用竊取處理機(jī)一個(gè)總線周期的方法完成I/O設(shè)

9、備與主存儲器之間的直接數(shù)據(jù)傳送。,當(dāng)所要求的數(shù)據(jù)塊傳送完畢，DMA控制器向CPU發(fā)出中斷請求。CPU做一些傳送后處理工作。,DMA數(shù)據(jù)傳送與CPU之間是并行工作的。,DMA的數(shù)據(jù)傳送過程可以分為三個(gè)階段：, 傳送前預(yù)處理， DMA數(shù)據(jù)傳送， 傳送后處理。,其中，第和第階段是CPU執(zhí)行程序完成的，,第階段是在DMA控制器硬件邏輯控制下完成的。,14,1傳送前預(yù)處理,CPU執(zhí)行一段程序，測試設(shè)備的狀態(tài)，啟動(dòng)將要進(jìn)行I/O的外部設(shè)備。,將數(shù)據(jù)在主存儲器存放的首地址寫入主存地址寄存器，,然后，CPU繼續(xù)執(zhí)行其他程序。,CPU對DMA控制器進(jìn)行初始化：,要傳送的數(shù)據(jù)字?jǐn)?shù)寫入數(shù)據(jù)字?jǐn)?shù)寄存器，,I/O設(shè)備的

10、地址寫入設(shè)備地址寄存器，,傳送方式（輸入/輸出）寫入控制與狀態(tài)寄存器。,DACK,選通,狀態(tài),INTR,DRQ,CPU,MM,HRQ,HLDA,I/O設(shè)備,DRQ：DMA請求,HRQ：總線請求,DACK：DMA響應(yīng),HLDA：總線響應(yīng),2DMA數(shù)據(jù)傳送,16,DMA數(shù)據(jù)輸入的過程,I/O設(shè)備啟動(dòng)后，把準(zhǔn)備好的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖寄存器，向DMAC請求DMA傳送。,DMAC每傳送一個(gè)字向CPU發(fā)出總線請求。CPU必須在當(dāng)前機(jī)器周期結(jié)束時(shí)交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信號。,DMAC取得總線控制權(quán)后，將主存地址寄存器中的內(nèi)容送上地址總線，發(fā)I/O讀命令和存儲器寫命令。I/O接口將數(shù)

11、據(jù)緩沖寄存器中的內(nèi)容送上數(shù)據(jù)總線，同時(shí)將數(shù)據(jù)寫入主存。,DMAC將字?jǐn)?shù)寄存器減1，主存地址寄存器加1。,如果字?jǐn)?shù)寄存器減1后不為0，準(zhǔn)備下一次輸入。,如果字?jǐn)?shù)寄存器 = 0，表示一組數(shù)據(jù)傳送結(jié)束，向CPU發(fā)中斷請求。,如果I/O設(shè)備的數(shù)據(jù)寬度小于存儲器的字長，就要由DMAC完成數(shù)據(jù)的拼接。,I/O設(shè)備把準(zhǔn)備好的每個(gè)字節(jié)的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖寄存器，向DMAC請求DMA傳送。,DMAC將數(shù)據(jù)讀入。經(jīng)過若干次輸入，拼成一個(gè)完整的字后，DMAC向CPU發(fā)出總線請求，傳送一個(gè)字。,18,DMA數(shù)據(jù)輸出的過程,I/O設(shè)備啟動(dòng)并做好數(shù)據(jù)接受的準(zhǔn)備后，通過I/O接口向DMAC請求DMA傳送。,DMA

12、C向CPU發(fā)出總線請求。CPU必須在當(dāng)前機(jī)器周期結(jié)束時(shí)交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信號。,DMAC取得總線控制權(quán)后，將主存地址寄存器中的內(nèi)容送上地址總線，發(fā)存儲器讀命令和I/O寫命令。將從主存讀出的數(shù)據(jù)寫入I/O接口的數(shù)據(jù)緩沖寄存器中，再送給輸出設(shè)備。,DMAC將字?jǐn)?shù)寄存器減1，主存地址寄存器加1。,如果字?jǐn)?shù)寄存器減1后不為0，準(zhǔn)備下一次輸出。,如果字?jǐn)?shù)寄存器 = 0，表示一組數(shù)據(jù)傳送結(jié)束，向CPU發(fā)中斷請求。,DRQ：DMA請求,HRQ：總線請求,DACK：DMA響應(yīng),HLDA：總線響應(yīng),DMA數(shù)據(jù)輸出的過程,如果I/O設(shè)備的數(shù)據(jù)寬度小于存儲器的字長，就要由DMAC完成數(shù)據(jù)的分拆。

13、,DMAC把從主存讀出的數(shù)據(jù)字分拆成一個(gè)個(gè)字節(jié)。,I/O設(shè)備每發(fā)一次DMAC請求，就向I/O設(shè)備輸出一個(gè)字節(jié)，直到一個(gè)數(shù)據(jù)字輸出完畢，再向CPU發(fā)出總線請求。,21,3后處理階段,CPU響應(yīng)DMA的中斷請求后，如果需要繼續(xù)進(jìn)行數(shù)據(jù)傳送，就再次對DMAC進(jìn)行初始化。如果不需要繼續(xù)進(jìn)行數(shù)據(jù)傳送，則停止外設(shè)。,DMA數(shù)據(jù)傳送，第一和第三階段是CPU執(zhí)行程序完成的，第二階段是在DMA控制器硬件邏輯控制下完成的。,22,Homework,10- 8, 10, 11,12,Very few computer languages include built-in support for fixed poin

14、t values, because for most applications, binary or decimal floating-point representations are usually simpler to use and accurate enough.,Floating-point representations are easier to use than fixed-point representations, because they can handle a wider dynamic range and do not require programmers to

15、 specify the number of digits after the radix point.,23,測驗(yàn) 4,請寫好自己的姓名、學(xué)號、班級,一、(20分) 設(shè)CPU有16條地址線，8條數(shù)據(jù)線，訪存控制信號 ，讀/寫信號 ?，F(xiàn)有存儲芯片ROM（2K8，4K4）, RAM（4K8，1K4，16K1）。試從上述芯片中選用合適的芯片，畫出主存和CPU的連接圖，要求主存的地址空間分配如下：最小4K空間為系統(tǒng)程序區(qū)，4096-16383為用戶程序區(qū)。,請不要抄題，只寫題號,二、（共25分） 設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。 （1）設(shè)計(jì)Cache地址格式，Cache中可

16、以裝入多少塊數(shù)據(jù)？ （2）在直接映射方式下，設(shè)計(jì)主存地址格式。 （3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。 （4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。 （5）若存儲字長為32位，存儲器按字節(jié)編址，寫出上述三種方式下主存的地址格式。,測驗(yàn)4,測驗(yàn)4,三、(共25分)） 設(shè)CPU有16條地址線，8條數(shù)據(jù)線，用 作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O）， 為寫命令（低電平有效）， 為讀命令（低電平有效）。試設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器。存儲體有寫 ，讀 ，片選 等控制信號（均為低電平有效）。畫出該存儲系統(tǒng)的連接圖，寫出每個(gè)存儲體的地址

17、范圍。,二、(共25分) 設(shè)主存容量為256K字，Cache容量為2K字,塊長為4 （1）設(shè)計(jì)Cache地址格式，Cache中可以裝入多少塊數(shù)據(jù)？ （2）在直接映射方式下，設(shè)計(jì)主存地址格式。 （3）在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。 （4）在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。 （5）若存儲字長為32位，存儲器按字節(jié)編址，寫出上述三種方式下主存的地址格式。,請不要抄題，只寫題號,測驗(yàn)4,三、(共25分)） 設(shè)CPU有16條地址線，8條數(shù)據(jù)線，用 作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O）， 為寫命令（低電平有效）， 為讀命令（低電平有效）。試設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲器。存儲體有寫 ，讀 ，片選 等控制信號（均為低電平有效）。畫出該存儲系統(tǒng)的連接圖，寫出每個(gè)存儲體的地址范圍。,四、（共20分） 假設(shè)CPU執(zhí)行某段程序時(shí)訪問Cache共命中4800次，訪問主