1、數(shù)字系統(tǒng)設計自動化,電子信息工程學院 李樹華 2010年4月,（EDA技術）,教學方案,前言 教學要求 課程特點 學習方法 考試方式,可編程邏輯器件分類,GAL20V8,FPGA10K10,CPLD1032,CPLD1016,go,按工藝分,MOS,雙極,Bi-CMOS,CMOS,NMOS,PMOS,4000,54/74HC,54/74HCT,54/74AHC,54/74AHCT,54/74LVC,54/74ALVC,TTL,ECL,I2L,54/74,54/74S,54/74LS,54/74AS,54/74ALS,54/74F,54/74ABT,按輸出結構,互補/推拉式,OD/OC,三態(tài),按

2、邏輯功能,與門,或門,非門,與非門,與或非門,或非門,異或門,返回,PLD電路中門電路慣用畫法,試題一,1、設計實現(xiàn)可編程電路(見PAL圖）（15分） Y1=I1I3+I1I3I4+I1I2 Y2=I2I4+I1I2I4+I1I4+I1I2I3I4 Y3=I1I2+I1I3I4 Y4=I1I4 2、分析電路功能（見寄存器輸出結構）（5分）,項目名稱,項目路徑,工具條,MAX+PLUS II 管理器菜單條,第二章MAX+PLUS使用簡介,Max+plus管理器窗口,5,1. 在 File 菜單中 選擇 New,2. 選擇 Graphic Editor File 然后按下OK按鈕, 將會出現(xiàn)一個無

3、標題的圖形編輯窗口,如下頁所示,圖形文件設計,6,生成一個新圖形文件,圖形編輯器窗口,工作區(qū)域,最大化按鈕,文本工具,對角線工具,圓形工具,縮小按鈕,放大按鈕,關閉橡皮筋連接功能,選擇工具,正交線工具,與窗口適配,弧形工具,打開橡皮筋連接功能,連接點接/斷,圖形文件設計,7,輸入 Altera 圖元,選擇工具按鈕有效時，在圖形編輯器窗口的空白處單擊鼠標左鍵以確定輸入位置，然后選擇Enter Symbol，或雙擊鼠標左鍵。 將出現(xiàn)一個Enter Symbol 對話框，在symbol Libraries框中 選擇 “.maxplus2max2libprim” 。 所有的Altera 圖元以列表方式

4、顯示出來，選擇您想輸入的圖元，然后選擇 OK。,指定您將輸入文件中的符號名稱。,雙擊一個符號庫，在Symbol Files 對話框中將出現(xiàn)它的所有符號,顯示當前路徑下的所有符號,圖形文件設計,8,輸入 74 系列的符號,MAX+PLUS II 為實現(xiàn)不同的邏輯功能提供了許多符號，如：圖元符號 ,兆功能符號和宏功能符號。在圖形編輯器文件中可直接使用以上符號。74 系列符號的輸入方法和上頁圖元輸入的方法相同。 當 Enter Symbol 對話框出現(xiàn)后，在symbol Libraries 對話框中選擇 “.maxplus2max2libmf”路徑。 在 Symbol Files 對話框中，選擇您需

5、要的 74 系列符號。,圖形文件設計,9,輸入 LPM 符號,lpm (library parameterized megafunction) 符號的輸入方法與先前符號的輸入方法相同。 在 Enter Symbol 對話框出現(xiàn)后，在 symbol Libraries 框中選擇 “.maxplus2max2libmega_lpm” 路徑。 在 Symbol Files 框中選擇您需要的 lpm 符號。 雙擊參數(shù)框 (位于符號的右上角)，輸入您需要的 lpm 的參數(shù)。在Port Status 框中選擇 Unused ，可將您不需要的信號去掉。 如果需要連接兩個端口，將您的鼠標移到其中一個端口，則鼠

6、標自動變?yōu)?+形狀。 一直按住鼠標的左鍵并將鼠標拖到第二個端口。 放開左鍵 ，則一條連接線被畫好了。 如果您需要刪除一根連接線，單擊這根連接線并按 Del 鍵。,圖形文件設計,10,圖形文件設計,為管腳和節(jié)點命名,在管腳上的PIN_NAME處雙擊鼠標左鍵，然后輸入名字。 選中需命名的線，然后輸入名字。 對 n 位寬的總線 A 命名時，您可以采用 An-1.0 形式，其中單個信號用 A0, A1, A2, ., An 形式 。,11, 圖形文件三 - 八譯碼器設計,12,保存您的文件,如需要保存文件，選擇 File 菜單中的 Save As 項. 將出現(xiàn)Save As對話框，如下圖所示 ： 在

7、File Name 對話框內(nèi)輸入設計文件名，然后選擇 OK 即可保存文件。,指定具體的設計文件名,顯示當前文件類型的缺省(Default)擴展名。您可從下拉列表中選擇不同的擴展名。,圖形文件設計,13,指定項目名稱,MAX+PLUS II中， 在 編譯一個項目前，您必須確定一個設計文件作為您的當前項目。請按下列步驟確定項目名： 1. 在 File menu 菜單中選擇 Project Name項，將出現(xiàn)Project Name 對話框： 2. 在 Files 框內(nèi)，選擇您的設計文件。 3. 選擇 OK 。 MAX+PLUS II的標題條將顯示新的項目名字,顯示當前路徑下的全部設計文件和編程文件

8、。,顯示當前項目名,顯示當前路徑,顯示所有子目錄.,顯示所有本地和網(wǎng)絡驅(qū)動器,圖形文件設計,14,創(chuàng)建缺?。―efault）符號,在 File菜單中選擇 Save USE ieee.std_logic_1164.all; ENTITY mux21 IS PORT (a,b:IN std_logic; s:IN std_logic; y:OUT std_logic )； END mux21; ARCHITECTURE one OF mux21 IS BEGIN y=a WHEN s=0 ELSE b WHEN s=1; END ARCHITECTURE one；,第三章 VHDL設計實踐與實驗,

9、實驗1,實驗2 4位加法器設計,參考程序 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY adder4B IS - 4位二進制并行加法器 PORT (CIN:IN std_logic; -低位進位 A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -4位加數(shù) B:IN STD_LOGIC_VECTOR(3 DOWNTO 0); -4位被加數(shù) S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); -4位和 COUT: OUT STD_LOGI

10、C); -進位輸出 END adder4B;,33,ARCHITECTURE behav OF adder4b IS SIGNAL SINT:STD_LOGIC_VECTOR(4 DOWNTO 0); SIGNAL AA,BB:STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN AA=0,34,試題2,設計一個五位加法器（20分）,實驗三 4位，8位加法器設計,一、實驗內(nèi)容及步驟 1、設計由兩個4位二進制并行加法器級聯(lián)構成一個8位二進制加法器 2、先設計出一個4位二進制并行加法器，再通過元件例化的方法構造出 一個8位二進制加法器,33,8位加法器電路原理圖,二、參考程序 L

11、IBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY ADDER8B IS -由兩個4位二進制并行加法器構成8位 二進制加法器 PORT (CIN:IN std_logic; A:IN STD_LOGIC_VECTOR(7 DOWNTO 0); B:IN STD_LOGIC_VECTOR(7 DOWNTO 0); S:OUT STD_LOGIC_VECTOR(7 DOWNTO 0); COUT: OUT STD_LOGIC); END ADDER8B;,ARCHITECTURE str

12、uc OF adder8B IS COMPONENT ADDER4B -定義元件ADDER4B PORT(CIN:IN std_logic; A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); B:IN STD_LOGIC_VECTOR(3 DOWNTO 0); S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT: OUT STD_LOGIC); END COMPONENT ; SIGNAL CARRY_OUT:STD_LOGIC; BEGIN,35,U1:ADDER4B -例化（安裝）一個4位二進制加法器U1 PORT MAP( CIN=CIN

13、,A=A(3 DOWNTO 0),B=B(3 DOWNTO 0), S=S(3 DOWNTO 0),COUT=CARRY_OUT ); U2:ADDER4B -例化（安裝）另一個4位二進制加法器U2 PORT MAP(CIN=CARRY_OUT,A=A(7 DOWNTO 4), B=B(7 DOWNTO 4), S=S(7 DOWNTO 4),COUT=COUT ); END struc;,3-8譯碼器,交通燈的設計,在十字路口，每條道路上都有紅、黃、綠燈。用于指揮車輛和行人有序的通行。使用VHDL語言設計讓紅、黃、綠燈依次循環(huán)點亮一秒，如出現(xiàn)其他情況則讓蜂鳴器響，提示交通燈出現(xiàn)錯誤。,參考程序 輸入為1KHz的時鐘clk 輸出為RED、GREEN、YELLOW、FENGPING信號。,if clkevent and clk=1 then -產(chǎn)生周期為1Hz的時鐘信號clk1 if count=499 then count0); clk1 red red=0;green=1;yellow=0;fengming=0;,when01