1、內(nèi)存規(guī)格和技術(shù)介紹,DDR,DDR嚴(yán)格來說應(yīng)該叫DDR SDRAM. DDR: Double Data Rate. DDR SDRAM:雙倍速率同步動(dòng)態(tài)隨機(jī)儲(chǔ)器,針對Intel新型芯片的一代內(nèi)存技術(shù)（但目前主要用于顯卡內(nèi)存），頻率在800M以上，和DDR2相比優(yōu)勢如下： (1)功耗和發(fā)熱量較小：吸取了DDR2的教訓(xùn)，在控制成本的基礎(chǔ)上減小了能耗和發(fā)熱量，使得DDR3更易于被用戶和廠家接受。 (2)工作頻率更高：由于能耗降低，DDR3可實(shí)現(xiàn)更高的工作頻率，在一定程度彌補(bǔ)了延遲時(shí)間較長的缺點(diǎn)，同時(shí)還可作為顯卡的賣點(diǎn)之一，這在搭配DDR3顯存的顯卡上已有所表現(xiàn)。 (3)降低顯卡整體成本：DDR2顯存

2、顆粒規(guī)格多為4M X 32bit，搭配中高端顯卡常用的128MB顯存便需8顆。而DDR3顯存規(guī)格多為8M X 32bit，單顆顆粒容量較大，4顆即可構(gòu)成128MB顯存。如此一來，顯卡PCB面積可減小，成本得以有效控制，此外，顆粒數(shù)減少后，顯存功耗也能進(jìn)一步降低。 (4)通用性好：相對于DDR變更到DDR2，DDR3對DDR2的兼容性更好。由于針腳、封裝等關(guān)鍵特性不變，搭配DDR2的顯示核心和公版設(shè)計(jì)的顯卡稍加修改便能采用DDR3顯存，這對廠商降低成本大有好處。 目前，DDR3顯存在新出的大多數(shù)中高端顯卡上得到了廣泛的應(yīng)用。,一、DDR3在DDR2基礎(chǔ)上采用的新型設(shè)計(jì)： DDR3 18bit預(yù)取

3、設(shè)計(jì)，而DDR2為4bit預(yù)取，這樣DRAM內(nèi)核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。 2采用點(diǎn)對點(diǎn)的拓樸架構(gòu)，以減輕地址/命令與控制總線的負(fù)擔(dān)。 3采用100nm以下的生產(chǎn)工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準(zhǔn)功能。 二、DDR3與DDR2幾個(gè)主要的不同之處 ： 1.突發(fā)長度（Burst Length，BL） 由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（Burst Length，BL）也固定為8，而對于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4bit Burst Chop（突發(fā)突

4、變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。 2.尋址時(shí)序（Timing） 就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL范圍一般在25之間，而DDR3則在511之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是04，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了

5、一個(gè)時(shí)序參數(shù)寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。 3.DDR3新增的重置（Reset）功能 重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。 在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。

6、,4.DDR3新增ZQ校準(zhǔn)功能 ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過一個(gè)命令集，通過片上校準(zhǔn)引擎（On-Die Calibration Engine，ODCE）來自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時(shí)鐘周期（在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后用256個(gè)時(shí)鐘周期、在其他情況下用64個(gè)時(shí)鐘周期）對導(dǎo)通電阻和ODT電阻進(jìn)行重新校準(zhǔn)。 5.參考電壓分成兩個(gè) 在DDR3系統(tǒng)中，對于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號VREF將分為兩個(gè)信號，即為命令與地址信號服務(wù)的VREFCA和為數(shù)據(jù)總線服務(wù)

7、的VREFDQ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級。 6.點(diǎn)對點(diǎn)連接（Point-to-Point，P2P） 這是為了提高系統(tǒng)性能而進(jìn)行的重要改動(dòng)，也是DDR3與DDR2的一個(gè)關(guān)鍵區(qū)別。在DDR3系統(tǒng)中，一個(gè)內(nèi)存控制器只與一個(gè)內(nèi)存通道打交道，而且這個(gè)內(nèi)存通道只能有一個(gè)插槽，因此，內(nèi)存控制器與DDR3內(nèi)存模組之間是點(diǎn)對點(diǎn)（P2P）的關(guān)系（單物理Bank的模組），或者是點(diǎn)對雙點(diǎn)（Point-to-two-Point，P22P）的關(guān)系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2的類別相類似，也有標(biāo)準(zhǔn)DIMM（臺(tái)式PC）、SO-DIMM/M

8、icro-DIMM（筆記本電腦）、FB-DIMM2（服務(wù)器）之分，其中第二代FB-DIMM將采用規(guī)格更高的AMB2（高級內(nèi)存緩沖器）。 面向64位構(gòu)架的DDR3顯然在頻率和速度上擁有更多的優(yōu)勢，此外，由于DDR3所采用的根據(jù)溫度自動(dòng)自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動(dòng)設(shè)備的歡迎，就像最先迎接DDR2內(nèi)存的不是臺(tái)式機(jī)而是服務(wù)器一樣。在CPU外頻提升最迅速的PC臺(tái)式機(jī)領(lǐng)域，DDR3未來也是一片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其將支持DDR3規(guī)格，而AMD也預(yù)計(jì)同時(shí)在K9平臺(tái)上支持DDR2及DDR3兩種規(guī)格。,在前

9、面的介紹中，我們已經(jīng)了解，當(dāng)前市場上主流的內(nèi)存還是DDR系列，且現(xiàn)在主打得是DDR2系列，未來的主流將是DDR3系列。 我們下面就主要針對DDR系列進(jìn)行介紹。,內(nèi)存的一些技術(shù)參數(shù),內(nèi)存容量內(nèi)存容量是指存放計(jì)算機(jī)運(yùn)行所需的程序和數(shù)據(jù)的多少。內(nèi)存容量直接關(guān)系到計(jì)算機(jī)的整體性能，是除CPU之外能表明計(jì)算機(jī)檔次等級的一個(gè)重要指標(biāo)。 數(shù)據(jù)帶寬數(shù)據(jù)帶寬是指內(nèi)存一次輸出/輸入的數(shù)據(jù)量，是衡量內(nèi)存性能的重要指標(biāo)。通常情況下，PC100的SDRAM在額定頻率（100MHz）下工作時(shí)，其峰值傳輸率可以達(dá)到800MBps；工作在133MHz的情況下，其峰值的傳輸率已經(jīng)達(dá)到了1.06GBps，這一速度比PC100提高

10、了200MBps。在實(shí)際應(yīng)用中，其性能提高的效果是很明顯的。對于DDR而言，由于在同一個(gè)時(shí)鐘的上升沿和下降沿都能傳輸數(shù)據(jù)，所以工作在133MHz時(shí)，它的實(shí)際傳輸率可以達(dá)到2.1GBps。計(jì)算內(nèi)存帶寬的公式也很簡單：內(nèi)存帶寬總量（Mbytes）最大時(shí)鐘速頻率（MHz）總線寬度（bits）每時(shí)鐘數(shù)據(jù)段數(shù)量8。,內(nèi)存頻率 內(nèi)存主頻和CPU主頻一樣，習(xí)慣上被用來表示內(nèi)存的速度，它代表著該內(nèi)存所能達(dá)到的最高工作頻率。內(nèi)存主頻是以MHz（兆赫）為單位來計(jì)量的。內(nèi)存主頻越高在一定程度上代表著內(nèi)存所能達(dá)到的速度越快。內(nèi)存主頻決定著該內(nèi)存最高能在什么樣的頻率正常工作。 內(nèi)存本身并不具備晶體振蕩器，因此內(nèi)存工作時(shí)

11、的時(shí)鐘信號是由主板芯片組的北橋或直接由主板的時(shí)鐘發(fā)生器提供的，也就是說內(nèi)存無法決定自身的工作頻率，其實(shí)際工作頻率是由主板來決定的。 DDR內(nèi)存和DDR2內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存顆粒實(shí)際的工作頻率，但是由于DDR內(nèi)存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍；而DDR2內(nèi)存每個(gè)時(shí)鐘能夠以四倍于工作頻率的速度讀/寫數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的四倍。例如DDR200/266/333/400的工作頻率分別是100/133/166/200MHz，而等效頻率分別是200/266/333/400MHz；DDR2400/533/

12、667/800的工作頻率分別是100/133/166/200MHz，而等效頻率分別是400/533/667/800MHz。,內(nèi)存的封裝,顆粒封裝其實(shí)就是內(nèi)存芯片所采用的封裝技術(shù)類型，封裝就是將內(nèi)存芯片包裹起來，以避免芯片與外界接觸，防止外界對芯片的損害。空氣中的雜質(zhì)和不良?xì)怏w，乃至水蒸氣都會(huì)腐蝕芯片上的精密電路，進(jìn)而造成電學(xué)性能下降。不同的封裝技術(shù)在制造工序和工藝方面差異很大，封裝后對內(nèi)存芯片自身性能的發(fā)揮也起到至關(guān)重要的作用。 內(nèi)存的封裝經(jīng)歷了從DIP、TSOP到BGA的發(fā)展歷程。芯片的封裝技術(shù)已經(jīng)歷了幾代的變革，性能日益先進(jìn)，芯片面積與封裝面積之比越來越接近，適用頻率越來越高，耐溫性能越來

13、越好，以及引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便。,DIP封裝 上個(gè)世紀(jì)的70年代，芯片封裝基本都采用DIP（Dual ln-line Package，雙列直插式封裝）封裝，此封裝形式在當(dāng)時(shí)具有適合PCB（印刷電路板）穿孔安裝，布線和操作較為方便等特點(diǎn)。DIP封裝的結(jié)構(gòu)形式多種多樣，包括多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP等。但DIP封裝形式封裝效率是很低的，其芯片面積和封裝面積之比為1：1.86，這樣封裝產(chǎn)品的面積較大，內(nèi)存條PCB板的面積是固定的，封裝面積越大在內(nèi)存上安裝芯片的數(shù)量就越少，內(nèi)存條容量也就越小。同時(shí)較大的封裝面積對內(nèi)存頻率

14、、傳輸速率、電器性能的提升都有影響。理想狀態(tài)下芯片面積和封裝面積之比為1：1將是最好的，但這是無法實(shí)現(xiàn)的，除非不進(jìn)行封裝，但隨著封裝技術(shù)的發(fā)展，這個(gè)比值日益接近，現(xiàn)在已經(jīng)有了1：1.14的內(nèi)存封裝技術(shù)。,TSOP封裝到了上個(gè)世紀(jì)80年代，內(nèi)存第二代的封裝技術(shù)TSOP出現(xiàn)，得到了業(yè)界廣泛的認(rèn)可，時(shí)至今日仍舊是內(nèi)存封裝的主流技術(shù)。TSOP是“Thin Small Outline Package”的縮寫，意思是薄型小尺寸封裝。TSOP內(nèi)存是在芯片的周圍做出引腳，采用SMT技術(shù)（表面安裝技術(shù)）直接附著在PCB板的表面。TSOP封裝外形尺寸時(shí)，寄生參數(shù)(電流大幅度變化時(shí)，引起輸出電壓擾動(dòng)) 減小，適合高

15、頻應(yīng)用，操作比較方便，可靠性也比較高。同時(shí)TSOP封裝具有成品率高，價(jià)格便宜等優(yōu)點(diǎn)，因此得到了極為廣泛的應(yīng)用。TSOP封裝方式中，內(nèi)存芯片是通過芯片引腳焊接在PCB板上的，焊點(diǎn)和PCB板的接觸面積較小，使得芯片向PCB辦傳熱就相對困難。而且TSOP封裝方式的內(nèi)存在超過150MHz后，會(huì)產(chǎn)品較大的信號干擾和電磁干擾。,BGA封裝 20世紀(jì)90年代隨著技術(shù)的進(jìn)步，芯片集成度不斷提高，I/O引腳數(shù)急劇增加，功耗也隨之增大，對集成電路封裝的要求也更加嚴(yán)格。為了滿足發(fā)展的需要，BGA封裝開始被應(yīng)用于生產(chǎn)。BGA是英文Ball Grid Array Package的縮寫，即球柵陣列封裝。 采用BGA技術(shù)封

16、裝的內(nèi)存，可以使內(nèi)存在體積不變的情況下內(nèi)存容量提高兩到三倍，BGA與TSOP相比，具有更小的體積，更好的散熱性能和電性能。BGA封裝技術(shù)使每平方英寸的存儲(chǔ)量有了很大提升，采用BGA封裝技術(shù)的內(nèi)存產(chǎn)品在相同容量下，體積只有TSOP封裝的三分之一；另外，與傳統(tǒng)TSOP封裝方式相比，BGA封裝方式有更加快速和有效的散熱途徑。 BGA封裝的I/O端子以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，BGA技術(shù)的優(yōu)點(diǎn)是I/O引腳數(shù)雖然增加了，但引腳間距并沒有減小反而增加了，從而提高了組裝成品率；雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，從而可以改善它的電熱性能；厚度和重量都較以前的封裝技術(shù)有所減少；寄生

17、參數(shù)減小，信號傳輸延遲小，使用頻率大大提高；組裝可用共面焊接，可靠性高。,CSP封裝 CSP（Chip Scale Package），是芯片級封裝的意思。CSP封裝最新一代的內(nèi)存芯片封裝技術(shù)，其技術(shù)性能又有了新的提升。CSP封裝可以讓芯片面積與封裝面積之比超過1:1.14，已經(jīng)相當(dāng)接近1:1的理想情況，絕對尺寸也僅有32平方毫米，約為普通的BGA的1/3，僅僅相當(dāng)于TSOP內(nèi)存芯片面積的1/6。與BGA封裝相比，同等空間下CSP封裝可以將存儲(chǔ)容量提高三倍。 CSP封裝內(nèi)存不但體積小，同時(shí)也更薄，其金屬基板到散熱體的最有效散熱路徑僅有0.2毫米，大大提高了內(nèi)存芯片在長時(shí)間運(yùn)行后的可靠性，線路阻抗

18、顯著減小，芯片速度也隨之得到大幅度提高。 CSP封裝內(nèi)存芯片的中心引腳形式有效地縮短了信號的傳導(dǎo)距離，其衰減隨之減少，芯片的抗干擾、抗噪性能也能得到大幅提升，這也使得CSP的存取時(shí)間比BGA改善15%20%。在CSP的封裝方式中，內(nèi)存顆粒是通過一個(gè)個(gè)錫球焊接在PCB板上，由于焊點(diǎn)和PCB板的接觸面積較大，所以內(nèi)存芯片在運(yùn)行中所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB板上并散發(fā)出去。CSP封裝可以從背面散熱，且熱效率良好，CSP的熱阻為35/W，而TSOP熱阻40/W。,DDR2和DDR的區(qū)別,與DDR相比，DDR2最主要的改進(jìn)是在內(nèi)存模塊速度相同的情況下，可以提供相當(dāng)于DDR內(nèi)存兩倍的帶寬。這主要是

19、通過在每個(gè)設(shè)備上高效率使用兩個(gè)DRAM核心來實(shí)現(xiàn)的。作為對比，在每個(gè)設(shè)備上DDR內(nèi)存只能夠使用一個(gè)DRAM核心。技術(shù)上講，DDR2內(nèi)存上仍然只有一個(gè)DRAM核心，但是它可以并行存取，在每次存取中處理4個(gè)數(shù)據(jù)而不是兩個(gè)數(shù)據(jù)。與雙倍速運(yùn)行的數(shù)據(jù)緩沖相結(jié)合，DDR2內(nèi)存實(shí)現(xiàn)了在每個(gè)時(shí)鐘周期處理多達(dá)4bit的數(shù)據(jù)，比傳統(tǒng)DDR內(nèi)存可以處理的2bit數(shù)據(jù)高了一倍。DDR2內(nèi)存另一個(gè)改進(jìn)之處在于，它采用FBGA封裝方式替代了傳統(tǒng)的TSOP方式。 然而，盡管DDR2內(nèi)存采用的DRAM核心速度和DDR的一樣，但是我們?nèi)匀灰褂眯轮靼宀拍艽钆銬DR2內(nèi)存，因?yàn)镈DR2的物理規(guī)格和DDR是不兼容的。首先是接口不一

20、樣，DDR2的針腳數(shù)量為240針，而DDR內(nèi)存為184針；其次，DDR2內(nèi)存的VDIMM電壓為1.8V，也和DDR內(nèi)存的2.5V不同。,DDR2的技術(shù)優(yōu)勢,延遲問題： 在同等核心頻率下，DDR2的實(shí)際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。換句話說，雖然DDR2和DDR一樣，都采用了在時(shí)鐘的上升延和下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz的工作頻率下，DDR的實(shí)際頻率為200MHz，而DDR2則可以達(dá)到400MHz。 這樣也就出現(xiàn)了另一個(gè)問題：在同等工作頻率的DDR和D

21、DR2內(nèi)存中，后者的內(nèi)存延時(shí)要慢于前者。舉例來說，DDR200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400和DDR400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說DDR2-400的延遲要高于DDR400。,封裝和發(fā)熱量： DDR2內(nèi)存技術(shù)最大的突破點(diǎn)其實(shí)不在于用戶們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn)DDR的400MHZ限制。 DDR內(nèi)存通常采用TSOP芯片封裝形式，這種封裝形式可以

22、很好的工作在200MHz上，當(dāng)頻率更高時(shí)，它過長的管腳就會(huì)產(chǎn)生很高的阻抗和寄生電容，這會(huì)影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內(nèi)存均采用FBGA封裝形式。不同于目前廣泛應(yīng)用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了良好的保障。 DDR2內(nèi)存采用1.8V電壓，相對于DDR標(biāo)準(zhǔn)的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。,DDR2還引入了三項(xiàng)新的技術(shù)，它們是OCD、ODT和PostCAS。 OCD（Off-ChipDriver）：

23、也就是所謂的離線驅(qū)動(dòng)調(diào)整，DDRII通過OCD可以提高信號的完整性。DDRII通過調(diào)整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質(zhì)。 ODT：ODT是內(nèi)建核心的終結(jié)電阻器。我們知道使用DDRSDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號反射也會(huì)增加。因此主板上

24、的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會(huì)在一定程度上影響信號品質(zhì)。DDR2可以根據(jù)自已的特點(diǎn)內(nèi)建合適的終結(jié)電阻，這樣可以保證最佳的信號波形。使用DDR2不但可以降低主板成本，還得到了最佳的信號品質(zhì)，這是DDR不能比擬的。 PostCAS：它是為了提高DDRII內(nèi)存的利用效率而設(shè)定的。在PostCAS操作中，CAS信號（讀寫/命令）能夠被插到RAS信號后面的一個(gè)時(shí)鐘周期，CAS命令可以在附加延遲（AdditiveLatency）后面保持有效。原來的tRCD（RAS到CAS和延遲）被AL（AdditiveLatency）所取代，AL可以在0，1，2，3，4中進(jìn)行設(shè)置。由于CAS信號放在了RAS信

25、號后面一個(gè)時(shí)鐘周期，因此ACT和CAS信號永遠(yuǎn)也不會(huì)產(chǎn)生碰撞沖突。 總的來說，DDR2采用了諸多的新技術(shù)，改善了DDR的諸多不足。,未來內(nèi)存的主流-DDR3,針對Windows Vista的新一代內(nèi)存技術(shù)（目前主要用于顯卡內(nèi)存），頻率在800M以上，和DDR2相比優(yōu)勢如下：(1)功耗和發(fā)熱量較?。何×薉DR2的教訓(xùn)，在控制成本的基礎(chǔ)上減小了能耗和發(fā)熱量，使得DDR3更易于被用戶和廠家接受。 (2)工作頻率更高：由于能耗降低，DDR3可實(shí)現(xiàn)更高的工作頻率，在一定程度彌補(bǔ)了延遲時(shí)間較長的缺點(diǎn)，同時(shí)還可作為顯卡的賣點(diǎn)之一，這在搭配DDR3顯存的顯卡上已有所表現(xiàn)。 (3)降低顯卡整體成本：DDR2顯

26、存顆粒規(guī)格多為4M X 32bit，搭配中高端顯卡常用的128MB顯存便需8顆。而DDR3顯存規(guī)格多為8M X 32bit，單顆顆粒容量較大，4顆即可構(gòu)成128MB顯存。如此一來，顯卡PCB面積可減小，成本得以有效控制，此外，顆粒數(shù)減少后，顯存功耗也能進(jìn)一步降低。 (4)通用性好：相對于DDR變更到DDR2，DDR3對DDR2的兼容性更好。由于針腳、封裝等關(guān)鍵特性不變，搭配DDR2的顯示核心和公版設(shè)計(jì)的顯卡稍加修改便能采用DDR3顯存，這對廠商降低成本大有好處。 目前，DDR3顯存在新出的大多數(shù)中高端顯卡上得到了廣泛的應(yīng)用。,DDR3在DDR2基礎(chǔ)上采用了許多新型設(shè)計(jì) 1.突發(fā)長度（Burst

27、 Length，BL） 由于DDR3的預(yù)取為8bit，所以突發(fā)傳輸周期（Burst Length，BL）也固定為8，而對于DDR2和早期的DDR架構(gòu)系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個(gè)4bit Burst Chop（突發(fā)突變）模式，即由一個(gè)BL=4的讀取操作加上一個(gè)BL=4的寫入操作來合成一個(gè)BL=8的數(shù)據(jù)突發(fā)傳輸，屆時(shí)可通過A12地址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。 2.尋址時(shí)序（Timing） 就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL

28、周期也將比DDR2有所提高。DDR2的CL范圍一般在25之間，而DDR3則在511之間，且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是04，而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)寫入延遲（CWD），這一參數(shù)將根據(jù)具體的工作頻率而定。,3.DDR3新增的重置（Reset）功能 重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使DDR3的初始化處理變得簡單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。 在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL（延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。 4.DDR3新增ZQ校準(zhǔn)功能 ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過一個(gè)命令集，通過片上校準(zhǔn)引擎（On-Die Calibration Engine，