1、基于VHDL的多功能數(shù)字鐘設(shè)計(jì)報(bào)告021215班衛(wèi)時(shí)章02121451一、設(shè)計(jì)要求1、具有以二十四小時(shí)制計(jì)時(shí)、顯示、整點(diǎn)報(bào)時(shí)、時(shí)間設(shè)置和鬧鐘的功能。2、設(shè)計(jì)精度要求為1秒。二、設(shè)計(jì)環(huán)境：Quartus II 三、系統(tǒng)功能描述1、系統(tǒng)輸入：時(shí)鐘信號(hào)clk采用50MHz；系統(tǒng)狀態(tài)及較時(shí)、定時(shí)轉(zhuǎn)換的控制信號(hào)為k、set，校時(shí)復(fù)位信號(hào)為reset，均由按鍵信號(hào)產(chǎn)生。2、系統(tǒng)輸出：LED顯示輸出；蜂鳴器聲音信號(hào)輸出。3、多功能數(shù)字電子鐘系統(tǒng)功能的具體描述如下：（一）計(jì)時(shí)：正常工作狀態(tài)下，每日按24h計(jì)時(shí)制計(jì)時(shí)并顯示，蜂鳴器無聲，逢整點(diǎn)報(bào)時(shí)。（二）校時(shí)：在計(jì)時(shí)顯示狀態(tài)下，按下“k”鍵，進(jìn)入“小時(shí)”待校準(zhǔn)狀

2、態(tài)，若此時(shí)按下“set”鍵，小時(shí)開始校準(zhǔn)；之后按下“k”鍵則進(jìn)入“分”待校準(zhǔn)狀態(tài)；繼續(xù)按下“k”鍵則進(jìn)入“秒”待復(fù)零狀態(tài)；再次按下“k”鍵數(shù)碼管顯示鬧鐘時(shí)間，并進(jìn)入鬧鐘“小時(shí)”待校準(zhǔn)狀態(tài)；再次按下“k”鍵則進(jìn)入鬧鐘“分”待校準(zhǔn)狀態(tài)；若再按下“k”鍵恢復(fù)到正常計(jì)時(shí)顯示狀態(tài)。若校時(shí)過程中按下“reset”鍵，則系統(tǒng)恢復(fù)到正常計(jì)數(shù)狀態(tài)。（1）“小時(shí)”校準(zhǔn)狀態(tài)：在“小時(shí)”校準(zhǔn)狀態(tài)下，顯示“小時(shí)”的數(shù)碼管以2Hz閃爍，并按下“set”鍵時(shí)以2Hz的頻率遞增計(jì)數(shù)。（2）“分”校準(zhǔn)狀態(tài)：在“分”校準(zhǔn)狀態(tài)下，顯示“分”的數(shù)碼管以2Hz閃爍，并按下“set”鍵時(shí)以2Hz的頻率遞增計(jì)數(shù)。（3）“秒”校準(zhǔn)狀態(tài)：在“

3、秒復(fù)零”狀態(tài)下，顯示“秒”的數(shù)碼管以2Hz閃爍，并以1Hz的頻率遞增計(jì)數(shù)。（4）鬧鐘“小時(shí)”校準(zhǔn)狀態(tài)：在鬧鐘“小時(shí)”校準(zhǔn)狀態(tài)下，顯示“小時(shí)”的數(shù)碼管以2Hz閃爍，并按下“set”鍵時(shí)以2Hz的頻率遞增計(jì)數(shù)。（5）鬧鐘“分”校準(zhǔn)狀態(tài)：在鬧鐘“分”校準(zhǔn)狀態(tài)下，顯示“分”的數(shù)碼管以2Hz閃爍，并按下“set”鍵時(shí)以2Hz的頻率遞增計(jì)數(shù)。（三）整點(diǎn)報(bào)時(shí)：蜂鳴器在“59”分鐘的第“51”、“53”、“55”、“57”秒發(fā)頻率為500Hz的低音，在“59”分鐘的第“59”秒發(fā)頻率為1000Hz的高音，結(jié)束時(shí)為整點(diǎn)。（四）顯示：采用掃描顯示方式驅(qū)動(dòng)4個(gè)LED數(shù)碼管顯示小時(shí)、分，秒由兩組led燈以4位BCD

4、碼顯示。（五）鬧鐘：鬧鐘定時(shí)時(shí)間到，蜂鳴器發(fā)出頻率為1000Hz的高音，持續(xù)時(shí)間為60秒。四、各個(gè)模塊分析說明1、分頻器模塊(freq.vhd)（1）模塊說明：輸入一個(gè)頻率為50MHz的CLK，利用計(jì)數(shù)器分出1KHz的q1KHz，500Hz的q500Hz，2Hz的q2Hz和1Hz的q1Hz。（2） 源程序：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;entity freq is port (CLK: in std_logic ; -輸入時(shí)鐘信號(hào) q1KHz: buffer std_logi

5、c; q500Hz: buffer std_logic; q2Hz: buffer std_logic; q1Hz: out std_logic);end freq; architecture bhv of freq is beginP1KHZ:process(CLK)variable cout:integer:=0;begin if CLKevent and CLK=1 then cout:=cout+1; -每來個(gè)時(shí)鐘上升沿時(shí)cout開始計(jì)數(shù)if cout=25000 then q1KHz=0; -當(dāng)cout=25000時(shí)，q1KHz輸出“0” elsif cout50000 then q

6、1KHz=1; -當(dāng)25000cout=50000時(shí)，q1KHz else cout:=0; -輸出“1”，完成1KHz頻率輸出end if; end if; end process;P500HZ:process(q1KHz) -q1KHz作為輸入信號(hào)，分出q500Hzvariable cout:integer:=0;beginif q1KHzevent and q1KHz=1 thencout:=cout+1;if cout=1 then q500Hz=0; -二分頻 elsif cout=2 then cout:=0;q500Hz=1;end if; end if; end process

7、;P2HZ:process(q500Hz)variable cout:integer:=0;beginif q500Hzevent and q500Hz=1 thencout:=cout+1;if cout=125 then q2Hz=0; elsif cout250 then q2Hz=1; else cout:=0;end if; end if; end process;P1HZ:process(q2Hz)variable cout:integer:=0;beginif q2Hzevent and q2Hz=1 thencout:=cout+1;if cout=1 then q1Hz=0;

8、 elsif cout=2 then cout:=0;q1Hz=1;end if; end if; end process;end bhv;（3）模塊圖:2、控制器模塊(contral.vhd)（1）模塊說明：輸入端口k，set鍵來控制6個(gè)狀態(tài)，這六個(gè)狀態(tài)分別是：顯示計(jì)時(shí)時(shí)間狀態(tài)，調(diào)計(jì)時(shí)的時(shí)、分、秒的3個(gè)狀態(tài)，調(diào)鬧鈴的時(shí)、分的3個(gè)狀態(tài)，reset鍵是復(fù)位鍵，用來回到顯示計(jì)時(shí)時(shí)間的狀態(tài)。（2） 波形仿真圖：（3） 模塊圖：3、 二選一模塊(mux21a.vhd)（1）源程序：library ieee; use ieee.std_logic_1164.all; use ieee.std_logic

9、_unsigned.all;entity mux21a isport(a,b,s:in bit; y:out bit);end entity mux21a;architecture one of mux21a isbegin process(a,b,s)beginif s=0 then y=a; -若s=0,y輸出a,反之輸出b。else y=b;end if;end process;end architecture one;（2）仿真波形圖：（3） 模塊圖：4、 計(jì)時(shí)模塊a. 秒計(jì)時(shí)(second.vhd)（1）仿真波形圖：（2）模塊圖：b.分計(jì)時(shí)(minute.vhd)（1）仿真波形圖：（

10、2）模塊圖：c.小時(shí)計(jì)時(shí)(hour.vhd)（1）仿真波形圖:（2）模塊圖：d.鬧鐘分計(jì)時(shí)(cntm60b.vhd)（1）仿真波形圖：（2）模塊圖：e.鬧鐘小時(shí)計(jì)時(shí)(cnth24b.vhd)（1）仿真波形圖：（2）模塊圖:5、鬧鐘比較模塊(compare.vhd)（1）模塊說明：比較正常計(jì)數(shù)時(shí)間與鬧鐘定時(shí)時(shí)間是否相等，若相等，compout輸出“1”，反之輸出“0”。（2）仿真波形圖：（3）模塊圖:6、報(bào)時(shí)模塊(bell.vhd)（1）模塊說明：該模塊既實(shí)現(xiàn)了整點(diǎn)報(bào)時(shí)的功能，又實(shí)現(xiàn)了鬧鈴的功能，蜂鳴器通過所選頻率的不同，而發(fā)出不同的聲音。（2）仿真波形圖：（3）模塊圖：7、控制顯示模塊(sho

11、w_con.vhd)（1）模塊說明：該模塊實(shí)現(xiàn)了數(shù)碼管既可以顯示正常時(shí)間，又可以顯示鬧鐘時(shí)間的功能；調(diào)時(shí)過程的定時(shí)閃爍功能也在此模塊中真正實(shí)現(xiàn)。（2）源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity show_con is port(th1,tm1,ts1:in std_logic_vector(7 downto 4); th0,tm0,ts0:in std_logic_vector(3 downto 0); bh1,bm1:in std_logic_vector(7 down

12、to 4); bh0,bm0:in std_logic_vector(3 downto 0); sec1,min1,h1: out std_logic_vector(7 downto 4); sec0,min0,h0: out std_logic_vector(3 downto 0); q2Hz,flashs,flashh,flashm,sel_show:in std_logic);end show_con;architecture rtl of show_con isbeginprocess(th1,tm1,ts1,th0,tm0,ts0,bh1,bm1,bh0,bm0,q2Hz,flash

13、s,flashh,flashm,sel_show) begin if sel_show=0then if ( flashh=1and q2Hz=1)then h1=1111;h0=1111; -顯示小時(shí)數(shù)碼管以2Hz閃爍 min1=tm1;min0=tm0; sec1=ts1;sec0=ts0; elsif (flashm=1and q2Hz=1)then h1=th1;h0=th0; min1=1111;min0=1111; sec1=ts1;sec0=ts0; elsif (flashs=1and q2Hz=1)then h1=th1;h0=th0; min1=tm1;min0=tm0;

14、sec1=1111;sec0=1111; else h1=th1;h0=th0; min1=tm1;min0=tm0; sec1=ts1;sec0=ts0; end if; elsif sel_show=1then-若sel_show為“1”，數(shù)碼管顯示鬧鐘時(shí)間 if(flashh=1 and q2Hz=1)then h1=1111;h0=1111; min1=bm1;min0=bm0; sec1=0000;sec0=0000; elsif ( flashm=1 and q2Hz=1)then h1=bh1;h0=bh0; min1=1111;min0=1111; sec1=0000;sec0

15、=0000; else h1=bh1;h0=bh0; min1=bm1;min0=bm0; sec1=0000;sec0=0000; end if ; end if; end process;end rtl;（3）模塊圖：8、動(dòng)態(tài)掃描顯示模塊(scan_led.vhd)（1）模塊說明：由4組輸入信號(hào)和輸出信號(hào)進(jìn)而實(shí)現(xiàn)了時(shí)鐘時(shí)、分的動(dòng)態(tài)顯示。（2）源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity scan_led isport(clk1:in std_logic; h0:in s

16、td_logic_vector(3 downto 0); h1:in std_logic_vector(7 downto 4); min0:in std_logic_vector(3 downto 0); min1:in std_logic_vector(7 downto 4); ML:out std_logic_vector(7 downto 0); MH:out std_logic_vector(7 downto 0); HL:out std_logic_vector(7 downto 0); HH:out std_logic_vector(7 downto 0) );end scan_l

17、ed;architecture one of scan_led issignal cnt4:std_logic_vector(1 downto 0);signal a: std_logic_vector(3 downto 0) ;beginp1:process(clk1)begin if clk1event and clk1 =1 then cnt4=cnt4+1; if cnt4=3 then cnt4case min0 is when 0000=MLMLMLMLMLMLMLMLMLMLNULL; end case;when 01=case min1 is when 0000=MHMHMHM

18、HMHMHMHMHMHMHNULL; end case;when 10=case h0 is when 0000=HLHLHLHLHLHLHLHLHLHLNULL; end case;when 11=case h1 is when 0000=HHHHHHHHHHHHHHHHHHHHNULL; end case;when others =null;end case;end process p2;end one;（3） 模塊圖：5、 端口設(shè)定k：button2 ，set：button1 ，reset：button0 ；Bell：SW1 用于開關(guān)蜂鳴器；六、頂層電路圖7、 心得體會(huì)此次的數(shù)字鐘設(shè)計(jì)重在于按鍵的控制和各個(gè)模塊代碼的編寫，雖然能把鍵盤接口和各個(gè)模塊的代碼編寫出來，并能正常顯示，但對(duì)于各個(gè)模塊的優(yōu)化設(shè)計(jì)還有一定的缺陷和不足，比如對(duì)按鍵消抖等細(xì)節(jié)處并未作出優(yōu)化。經(jīng)過此次數(shù)字鐘的設(shè)計(jì)，我確實(shí)從中學(xué)到很多的東西。首先，通過VHDL硬件語言的學(xué)習(xí)，我充分認(rèn)識(shí)到了功能模塊