1、第六講 輸入輸出技術(shù), I/O系統(tǒng)及概念,主要內(nèi)容, 簡(jiǎn)單接口芯片及其應(yīng)用, 基本輸入輸出方法,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.1、I/O接口概述,輸入/輸出系統(tǒng)：指計(jì)算機(jī)系統(tǒng)中處理器和主存儲(chǔ)器以外的部分，包括輸入輸出設(shè)備、輸入輸出接口和輸入輸出軟件。,I/O系統(tǒng)特點(diǎn)：,復(fù)雜性:(1)各種I/O設(shè)備的復(fù)雜性;(2)處理器、操作系統(tǒng)產(chǎn)生的隨機(jī)事件需要調(diào)用I/O系統(tǒng)處理。,異步性:I/O與CPU時(shí)序不一致。,實(shí)時(shí)性:及時(shí)響應(yīng)各種請(qǐng)求并提供及時(shí)服務(wù)。,與設(shè)備無(wú)關(guān)性:(1)應(yīng)當(dāng)具有獨(dú)立于具體設(shè)備的標(biāo)準(zhǔn)接口; (2)同接口不同設(shè)備，由設(shè)備本身控制器通過(guò)軟硬件補(bǔ)充。,第六講 輸入輸出技術(shù),

2、一、I/O系統(tǒng)及概念,1.1、I/O接口概述,I/O接口：是將外設(shè)連接到系統(tǒng)總線上的一組邏輯電路的總稱(chēng)。,作用：對(duì)于主機(jī)，接口提供外部設(shè)備工作狀態(tài)及數(shù)據(jù)；對(duì)于外部設(shè)備，接口電路記憶主機(jī)下達(dá)給外設(shè)的命令和數(shù)據(jù)，從而使主機(jī)與外設(shè)之間能協(xié)調(diào)一致地工作。,主機(jī)與外設(shè)間交換信息存在以下問(wèn)題：,速度匹配(CPU快，外設(shè)慢)； 信號(hào)驅(qū)動(dòng)能力(CPU信號(hào)05V，功率很?。煌庠O(shè)不同); 信號(hào)形式匹配(CPU為數(shù)字信號(hào)，外設(shè)多種多樣)；,信息格式(字節(jié)流、塊、數(shù)據(jù)包、幀) ； 時(shí)序匹配。,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.1、I/O接口概述,（4）根據(jù)尋址信息選擇外設(shè)。,I/O接口應(yīng)具備的基本功能,

3、（1）命令、數(shù)據(jù)和狀態(tài)的緩沖、隔離和鎖存； “輸入要三態(tài)，輸出要鎖存”原則。,（2）信息形式和格式轉(zhuǎn)換；,（3）信息的輸入輸出；控制、監(jiān)測(cè)和管理I/O接口與外設(shè)。,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.2、I/O端口的編址方式,為了完成上述功能，CPU與I/O接口進(jìn)行通信是通過(guò)I/O接口內(nèi)部的一組寄存器來(lái)實(shí)現(xiàn)的，這些寄存器統(tǒng)稱(chēng)為I/O端口。,端口寄存器： 數(shù)據(jù)端口寄存器； 狀態(tài)端口寄存器； 控制端口寄存器。,不同外設(shè)具有的端口數(shù)各不相同，計(jì)算機(jī)為每一個(gè)端口都賦予一個(gè)惟一編號(hào)，稱(chēng)為端口地址(或端口號(hào))。,編址方式：統(tǒng)一編址、獨(dú)立編址,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.2、

4、I/O端口的編址方式,(1)端口與內(nèi)存的統(tǒng)一編址,把外設(shè)接口與內(nèi)存統(tǒng)一進(jìn)行編址。各占據(jù)統(tǒng)一地址空間的不同部分。 優(yōu)點(diǎn) 指令統(tǒng)一，靈活； 訪問(wèn)控制信號(hào)統(tǒng)一，使用同一組的地址/控制信號(hào)。 缺點(diǎn) 內(nèi)存可用地址空間減小,0,地址空間(共1MB),內(nèi)存地址 (960KB),I/O地址 (64KB),FFFFFH,EFFFFH F0000H,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.2、I/O端口的編址方式,(2) 獨(dú)立編址,外設(shè)地址空間和內(nèi)存地址空間相互獨(dú)立。 優(yōu)點(diǎn)：內(nèi)存地址空間不受I/O編址的影響。 缺點(diǎn)：I/O指令功能較弱，使用不同的讀寫(xiě)控制信號(hào)。,00000H,內(nèi)存地址空間,內(nèi)存空間 (1M

5、B),I/O空間 (64KB),FFFFH,FFFFFH,I/O地址空間,0000H,第六講 輸入輸出技術(shù),一、I/O系統(tǒng)及概念,1.3、8088/8086中I/O端口的編址,（1）采用I/O獨(dú)立編址方式(地址線與存儲(chǔ)器共用) （2）地址線上的地址信號(hào)用IO/M來(lái)區(qū)分 （3）I/O操作只使用20根地址線中的16根：A15A0 （4）可尋址的I/O端口數(shù)為64K(65536)個(gè) （5）I/O地址范圍為0FFFFH （6）IBM PC只使用了1024個(gè)I/O地址(03FFH),例如： 某外設(shè)接口有4個(gè)端口，地址為2F0H2F3H，則其基地址為2F0H，由A15A2譯碼得到，而A1、A0用來(lái)確定4個(gè)

6、端口中的某一個(gè)。,當(dāng)接口只有一個(gè)端口時(shí)，16位地址線一般應(yīng)全部參與譯碼，譯碼輸出直接選擇該端口；當(dāng)接口具有多個(gè)端口時(shí)，則16位地址線的高位參與譯碼（決定接口的基地址），而低位則用于確定要訪問(wèn)哪一個(gè)端口；, I/O系統(tǒng)及概念,主要內(nèi)容, 簡(jiǎn)單接口芯片及其應(yīng)用, 基本輸入輸出方法,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.1、接口基本結(jié)構(gòu),CPU與外設(shè)交換信息有三類(lèi)：數(shù)據(jù)信息、狀態(tài)信息和控制信息。,狀態(tài)信息：反映外設(shè)工作狀態(tài)的信息；,控制信息：指CPU向接口內(nèi)部控制寄存器發(fā)出的各種控制命令，以設(shè)置接口的工作方式及功能。,數(shù)據(jù)信息：從外設(shè)讀入或輸出至外設(shè)的數(shù)據(jù)信息；,I/O接口是一塊中、大

7、規(guī)?；虺笠?guī)模集成電路芯片，常稱(chēng)I/O接口電路芯片(接口芯片)。主要由以下幾部分組成：,狀態(tài)寄存器； 譯碼電路； 控制邏輯。,數(shù)據(jù)輸入寄存器和數(shù)據(jù)輸出寄存器； 控制寄存器；,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.1、接口基本結(jié)構(gòu),數(shù)據(jù)線,控制線,狀態(tài)線,DB,CB,AB,數(shù)據(jù)輸入寄存器 (or 三態(tài)門(mén)),數(shù)據(jù)輸出寄存器 (鎖存器),狀態(tài)寄存器 (or 三態(tài)門(mén)),命令寄存器,譯碼 電路,控制 邏輯,接主機(jī),接外設(shè),I/O接口,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.1、接口基本結(jié)構(gòu),數(shù)據(jù)輸入/輸出寄存器 ：又稱(chēng)數(shù)據(jù)輸入端口、數(shù)據(jù)輸出端口，合成數(shù)據(jù)端口。暫存輸入/輸出的數(shù)

8、據(jù)。輸入端口具有三態(tài)輸出能力；輸出常用鎖存器實(shí)現(xiàn)；,控制寄存器：存放控制命令,狀態(tài)寄存器：存放外設(shè)狀態(tài)信息,譯碼電路：片選信號(hào)有效CPU選中本接口芯片。本譯碼電路用來(lái)選擇接口內(nèi)不同端口(通常用低位地址線) ，實(shí)現(xiàn)CPU與此端口傳輸信息；,控制邏輯：產(chǎn)生接口內(nèi)部控制信號(hào)和對(duì)外控制信號(hào)，以協(xié)調(diào)處理器和外設(shè)間的輸入/輸出操作 。,相對(duì)CPU,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.1、接口基本結(jié)構(gòu),（4）按數(shù)據(jù)控制方式分：程序型接口和DMA(Direct Memory Access)型接口。,需要指出：不是所有接口都具備上述全部功能。接口需要哪些功能取決于I/O設(shè)備的特點(diǎn)，有的還需要專(zhuān)用

9、I/O接口電路。按不同方式分類(lèi)主要有以下幾種：,（1）按數(shù)據(jù)傳送方式分：并行接口和串行接口；,（3）按通用性分：通用接口和專(zhuān)用接口；,（2）按功能選擇的靈活性分：可編程接口和不可編程接口；,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.2、三態(tài)門(mén)接口,三態(tài)門(mén)：高/低電平(通)、高阻態(tài)(斷)。通常一個(gè)器件中包含8個(gè)三態(tài)門(mén)。典型芯片74LS244(P238圖5.3)。,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,接口電路圖如下：,83FCH 83FFH,譯碼器,MOV DX,83FCH IN AL,DX AND AL,0FFH JZ NEXT1 JMP NEXT2,所有開(kāi)關(guān)全閉合轉(zhuǎn)NEX

10、T1，否則轉(zhuǎn)NEXT2。,輸入,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.3、鎖存器接口,由D觸發(fā)器構(gòu)成。一個(gè)器件通常包含8個(gè)D觸發(fā)器，常用芯片：(P239圖5.5、圖5.7) 74LS273(二態(tài)(0/1)鎖存，只作輸出接口) 74LS374(三態(tài)鎖存器，可作輸入/輸出接口) 應(yīng)用例子：發(fā)光二極管接口,輸出,為什么要反相,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.3、鎖存器接口,鎖存器芯片74LS374,輸出,輸入,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.4、簡(jiǎn)單接口應(yīng)用舉例,例：利用74LS244和74LS273作為輸入和輸出接口，編寫(xiě)程序，根據(jù)開(kāi)關(guān)狀態(tài)在L

11、ED數(shù)碼管顯示十六進(jìn)制數(shù)碼。,解：273為輸出接口，把數(shù)據(jù)送到7段LED數(shù)碼管，設(shè)273的地址為F0H；,244為輸入口，讀入開(kāi)關(guān)K0K3的狀態(tài)；設(shè)244的地址假設(shè)為F1H；,當(dāng)開(kāi)關(guān)的狀態(tài)分別為00001111時(shí)，在7段數(shù)碼管上對(duì)應(yīng)顯示0F；,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,2.4、簡(jiǎn)單接口應(yīng)用舉例,共陽(yáng)極7段LED數(shù)碼管結(jié)構(gòu)(7段碼表見(jiàn)下頁(yè)),送低電平,共陽(yáng)極,第六講 輸入輸出技術(shù),二、簡(jiǎn)單接口芯片及其應(yīng)用,第六講 輸入輸出技術(shù),O1 I1 O2 I2 O3 I3 O4 I4 #E1,K0K3,+5V,G G2A G2B C B A,1,74LS244,D0 Q0 | Q1

12、D7 Q2 Q3 Q4 CP Q5 Q6 Q7,a b c d e f g DP,7406,8個(gè) 反相器,74LS273,Rx8,1,74LS138,D0D7,IOW#,IOR#,Y0,Y1,F0H = 0000 0000 1111 0000 F1H = 0000 0000 1111 0001, 缺點(diǎn):程序執(zhí)行速度限定了傳送的最大速度(約為幾十KB/s),以上三種I/O方式的共性,第六講 輸入輸出技術(shù),三、基本輸入輸出方法,3.4、直接存儲(chǔ)器存取(DMA)方式,特點(diǎn)： 外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換 ，CPU不再是數(shù)據(jù)傳輸?shù)闹薪檎撸?由DMA控制器（DMAC）接管總線控制權(quán)，內(nèi)存/外設(shè)的地址和讀

13、寫(xiě)控制信號(hào)均由DMAC提供。,優(yōu)點(diǎn)： 數(shù)據(jù)傳輸由DMA硬件來(lái)控制，數(shù)據(jù)直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾MB/s）,典型芯片： 可編程大規(guī)模集成電路芯片：Intel8237-5，Intel8257/8257-5，Motorola MC6844等。,第六講 輸入輸出技術(shù),三、基本輸入輸出方法,DMA控制器的工作過(guò)程, 外設(shè)向DMAC發(fā)傳送請(qǐng)求信號(hào)DRQ；, 由DMAC發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之間 或存儲(chǔ)器與存儲(chǔ)器之間的數(shù)據(jù)傳送；, DMAC收到后向CPU發(fā)總線請(qǐng)求信號(hào)HOLD；, CPU完成當(dāng)前總線周期后發(fā)響應(yīng)信號(hào)HLDA；, DMAC得到總線控制權(quán)，并向外設(shè)發(fā)響

14、應(yīng)信號(hào)DACK；, 數(shù)據(jù)傳送完后，DMAC撤銷(xiāo)HOLD信號(hào)；, CPU檢測(cè)到HOLD無(wú)效后撤消HLDA信號(hào)，在下一時(shí)鐘 周期重新控制總線。,系統(tǒng)總線,CPU,DMAC,存儲(chǔ)器,外設(shè)接口,AEN,IOW,MEMW,MEMR,IOR,MEMW,MEMR,IOW,IOR,AEN,HOLD,HLDA,DRQ,DACK,AEN,IOW,IOR,MEMW,MEMR,第六講 輸入輸出技術(shù),三、基本輸入輸出方法,能接收外設(shè)的請(qǐng)求，向CPU發(fā)出DMA請(qǐng)求信號(hào)；,DMA控制器的基本功能,當(dāng)CPU發(fā)出DMA響應(yīng)信號(hào)后，接管對(duì)總線的控制，進(jìn)入DMA方式；,能尋址存儲(chǔ)器；,能向存儲(chǔ)器和外設(shè)發(fā)出相應(yīng)的讀/寫(xiě)控制信號(hào)；,能控制傳送的字節(jié)數(shù)，判斷DMA傳送是否結(jié)束；,在DMA傳送結(jié)束后，能結(jié)束DMA請(qǐng)求信號(hào)，釋放總線，CPU接管總線并恢復(fù)正常工作。,由上述分析，DMAC應(yīng)具備如下功能：,3.4、直接存儲(chǔ)器存取(DMA)方式,字節(jié)（字符）組方式：每次DMA請(qǐng)求連續(xù)傳送一個(gè)數(shù)據(jù)塊，待規(guī)定長(zhǎng)度的數(shù)據(jù)塊傳送完后才撤除DMA請(qǐng)求信號(hào)釋放總線。,DMA傳送方式,有兩種基本的DMA傳送方式： 單字節(jié)方式：每次DMA請(qǐng)求只傳送一個(gè)字節(jié)