1、第二節(jié) 總線,5.2.1 總線定義、特點(diǎn)和實(shí)體,1.定義：,一組能為多個(gè)部件分時(shí)共享的信息傳送線路。,2.特點(diǎn)：,分時(shí)、共享。,通常作法：發(fā)送部件通過(guò)OC組件或三態(tài)門分時(shí)發(fā)送信息，由打入脈沖將信息送入指定接收部件。,3.實(shí)體：,一組傳送線與相應(yīng)控制邏輯,CPU內(nèi)設(shè)置控制邏輯,設(shè)置總線控制器,5.2.2 總線分類,1.按功能劃分,（1）CPU內(nèi)總線,CPU芯片內(nèi)寄存器與算邏部件之間互連的總線。,（ALU總線）,單組數(shù)據(jù)線(單向、雙向)或多組數(shù)據(jù)線，或多種總線。,2.按時(shí)序控制方式劃分,（2）部件內(nèi)總線,插件板內(nèi)各芯片之間互連的總線。,（局部總線、片級(jí)總線）,分為地址、數(shù)據(jù)、控制線。,（3）系統(tǒng)總

2、線,計(jì)算機(jī)系統(tǒng)內(nèi)各功能部件之間，或各插件板之間互連的總線。,（板級(jí)總線）,分為地址、數(shù)據(jù)、控制線。,（4）外總線,計(jì)算機(jī)系統(tǒng)之間，或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間互連的總線。,（通信總線）,分為數(shù)據(jù)線(與地址復(fù)用)、控制線。,（1）同步總線,由統(tǒng)一時(shí)序控制總線傳送操作。,時(shí)鐘周期、同步脈沖,在固定時(shí)鐘周期內(nèi)完成數(shù)據(jù)傳送，由同步脈沖定時(shí)打入。,例.,打入地址,打入數(shù)據(jù),總線請(qǐng)求,（2）異步總線,無(wú)固定時(shí)鐘周期劃分，總線周期時(shí)間由傳送實(shí)際需要決定；以異步應(yīng)答方式控制總線傳送操作。,例.,總線批準(zhǔn),主同步,從同步,總線周期,總線傳送,（時(shí)間可變）,（時(shí)間可變）,總線權(quán)切換,例.,見3.3.3 “時(shí)序控制方

3、式”。,（3）擴(kuò)展同步總線,以時(shí)鐘周期為時(shí)序基礎(chǔ)，允許總線周期中的時(shí)鐘數(shù)可變。,注意幾個(gè)“周期”概念：,時(shí)鐘周期：,CPU一步操作(一次內(nèi)部數(shù)據(jù)通路傳送)時(shí)間。,總線周期：,經(jīng)過(guò)總線的一次數(shù)據(jù)傳送(訪存)時(shí)間。,通常包含若干時(shí)鐘周期。,工作周期：,指令周期中的一個(gè)操作階段。,可包含多個(gè)總線周期。,（模型機(jī)的一個(gè)總線周期只包含一個(gè)時(shí)鐘周期。）,3.按數(shù)據(jù)傳送格式劃分,（1）并行總線：,同時(shí)傳送各位信息。,（2）串行總線：,分時(shí)逐位傳送各位信息。,CPU內(nèi)總線：同步、并行,系統(tǒng)總線：同步、異步、擴(kuò)展同步、并行,外總線：異步、并行、串行,1.什么是總線標(biāo)準(zhǔn),對(duì)總線信號(hào)組成、信號(hào)引腳含義、信號(hào)電平等作統(tǒng)一規(guī)定。,便于靈活組成系統(tǒng)。,電源、地址、數(shù)據(jù)、控制,時(shí)序：時(shí)鐘、定時(shí)、應(yīng)答,5.2.3 總線標(biāo)準(zhǔn),2.為何制定總