1、本章重點(diǎn)介紹了常用的幾種典型存儲(chǔ)器芯片及其與CPU之間的連接與擴(kuò)展問(wèn)題。具體內(nèi)容如下： 1、半導(dǎo)體存儲(chǔ)器的分類(lèi) 2、隨機(jī)讀寫(xiě)存儲(chǔ)器 3、只讀存儲(chǔ)器 4、存儲(chǔ)器與CPU的連接,教學(xué)內(nèi)容,第5章 存儲(chǔ)器,存儲(chǔ)器是計(jì)算機(jī)的重要部件，有記憶功能，用來(lái)存放指令代碼和操作數(shù)。,內(nèi)存（主存)-主機(jī)內(nèi)部由半導(dǎo)體器件構(gòu)成,輔助存儲(chǔ)器-位于主機(jī)外部用接口與主機(jī)連接,高速緩沖存儲(chǔ)器-主存和微處理器之間,5.1 半導(dǎo)體存儲(chǔ)器基礎(chǔ),一、半導(dǎo)體存儲(chǔ)器的分類(lèi),1. 容量 存儲(chǔ)器芯片的容量是以存儲(chǔ)1位（bit）二進(jìn)制數(shù)為單位的，因此存儲(chǔ)器的容量即指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。,存儲(chǔ)器容量 = 存儲(chǔ)單元數(shù) x 位數(shù)

2、,例：1K x 8bit,雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到16位、32位甚至64位，但其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過(guò)在這種微型計(jì)算機(jī)中，一次可同時(shí)對(duì)2、4、8個(gè)單元進(jìn)行訪問(wèn) 。,二、半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo),2. 存取速度 存儲(chǔ)器芯片的存取速度是用存取時(shí)間來(lái)衡量的。它是指從CPU給出有效的存儲(chǔ)器地址信息到完成有效數(shù)據(jù)存取所需要的時(shí)間。存取時(shí)間越短，則速度越快。超高速存儲(chǔ)器的存取時(shí)間已小于20ns，中速存儲(chǔ)器在100200ns之間，低速存儲(chǔ)器的存取時(shí)間在300ns以上。,3. 可靠性,4. 功耗,5. 集成度,三、半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu),圖1 半導(dǎo)體存儲(chǔ)器組成框圖,1存儲(chǔ)體 每個(gè)基本存儲(chǔ)電路存放一

3、位二進(jìn)制信息，這些存儲(chǔ)電路有規(guī)則地組織起來(lái)，構(gòu)成了存儲(chǔ)體(存儲(chǔ)矩陣)。不同存取方式的芯片，采用的基本存儲(chǔ)電路也不相同。 為了便于信息的存取，給同一存儲(chǔ)體內(nèi)的每個(gè)存儲(chǔ)單元賦予一個(gè)惟一的編號(hào)，該編號(hào)就是存儲(chǔ)單元的地址。這樣，對(duì)于容量為2n個(gè)存儲(chǔ)單元的存儲(chǔ)體，需要n條地址線對(duì)其編址。若每個(gè)單元存放M位信息，則需要M條數(shù)據(jù)線傳送數(shù)據(jù)，芯片的存儲(chǔ)容量就可以表示為2nM位。,2外圍電路 外圍電路主要包括地址譯碼電路和由三態(tài)數(shù)據(jù)緩沖器、控制邏輯兩部分組成的讀/寫(xiě)控制電路 1) 地址譯碼電路 存儲(chǔ)芯片中的地址譯碼電路對(duì)CPU從地址總線發(fā)來(lái)的n位地址信號(hào)進(jìn)行譯碼，經(jīng)譯碼產(chǎn)生的選擇信號(hào)可以惟一地選中片內(nèi)某一存儲(chǔ)單

4、元，在讀/寫(xiě)控制電路的控制下可對(duì)該單元進(jìn)行讀/寫(xiě)操作。,2) 讀/寫(xiě)控制電路 讀/寫(xiě)控制電路，接收CPU發(fā)來(lái)的相關(guān)控制信號(hào)。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對(duì)三態(tài)門(mén)的控制。CPU發(fā)往存儲(chǔ)芯片的控制信號(hào)主要有讀/寫(xiě)信號(hào)(R/W)、片選信號(hào)(CS)等。,3地址譯碼方式 芯片內(nèi)部的地址譯碼主要有兩種方式，即單譯碼方式和雙譯碼方式。單譯碼方式適用于小容量的存儲(chǔ)芯片，對(duì)于容量較大的存儲(chǔ)器芯片則應(yīng)采用雙譯碼方式。,1) 單譯碼方式 單譯碼方式，只用一個(gè)譯碼電路對(duì)所有地址信息進(jìn)行譯碼。譯碼輸出的選擇線直接選中對(duì)應(yīng)的單元。一根譯碼輸出選擇線對(duì)應(yīng)一個(gè)存儲(chǔ)單元，故在存儲(chǔ)容量較大、

5、存儲(chǔ)單元較多的情況下。,圖 單譯碼方式,簡(jiǎn)單的16字4位的存儲(chǔ)芯片為例。將所有基本存儲(chǔ)電路排成16行4列。每一行對(duì)應(yīng)一個(gè)字，每一列對(duì)應(yīng)其中的一位。每一行的選擇線和每一列的數(shù)據(jù)線是公共的。圖中，A0A3 4根地址線經(jīng)譯碼輸出16根選擇線，用于選擇16個(gè)單元。例如，當(dāng)A3A2A1A0=0000，而片選信號(hào)為CS=0，WR=1時(shí)，將0號(hào)單元中的信息讀出。,2) 雙譯碼方式 雙譯碼方式，把n位地址線分成兩部分，行選擇線X和列選擇線Y，分別進(jìn)行譯碼。每一根X線選中存儲(chǔ)矩陣中位于同一行的所有單元，每一根Y線選中存儲(chǔ)矩陣中位于同一列的所有單元，當(dāng)某一單元的X線和Y線同時(shí)有效時(shí)，相應(yīng)的存儲(chǔ)單元被選中。,當(dāng)A4

6、A3A2A1A0=00000，A9A8A7A6A5=00000時(shí)，第0號(hào)單元被選中。通過(guò)數(shù)據(jù)線I/O實(shí)現(xiàn)數(shù)據(jù)的輸入或輸出。若采用單譯碼方式，將有1024根譯碼輸出線。,5.2 只讀存儲(chǔ)器（ROM）,只讀存儲(chǔ)器具有掉電后信息不丟失特點(diǎn)（非易失性），又稱(chēng)為固定存儲(chǔ)器和永久性存儲(chǔ)器。用來(lái)存儲(chǔ)程序。,MROM 掩膜型只讀存儲(chǔ)器 生產(chǎn)成本低，數(shù)據(jù)由廠家一次性寫(xiě)入，不能修改。,PROM 可編程只讀存儲(chǔ)器 MOS管串有一段“熔絲”構(gòu)成，芯片出廠時(shí)所有“熔絲”均處于連通狀態(tài)（“1”態(tài)），用戶借助專(zhuān)用編程器一次性寫(xiě)入，若寫(xiě)入數(shù)據(jù)“0”位，則“熔絲”斷開(kāi)，不可恢復(fù)。,EPROM 可擦除可編程只讀存儲(chǔ)器 用戶借助仿

7、真器，選擇適當(dāng)?shù)膶?xiě)入電壓，將程序?qū)懭隕PROM ，擦除時(shí)利用紫外線照射。擦凈后，讀出的狀態(tài)為“FFH” ,可重復(fù)寫(xiě)入上萬(wàn)次。,EPROM存儲(chǔ)電路,EPROM 芯片型號(hào)有： 2716(2K8)2732(4K8)2764(8K8)7128(16K8)等,可與相同容量的SRAM引腳兼容。,2764A功能框圖,EEPROM(E2PROM)：電擦除可編程只讀存儲(chǔ)器 用專(zhuān)門(mén)的擦除器擦除，可在線擦除和編程、 寫(xiě)入過(guò)程中自動(dòng)擦除并寫(xiě)入，但擦除時(shí)間約10ms。,高壓（+21V）編程2816、2817 低壓（+5V） 編程2816A、2864A、28512A、28010(1MB)、28040(4MB)、NMC98

8、C64A。 讀取時(shí)間為120150ns，字節(jié)擦和寫(xiě)時(shí)間約10ms左右， 需用程序延時(shí)。,閃速存儲(chǔ)器（Flash Memory）,采用非揮發(fā)性存儲(chǔ)技術(shù)，能夠在線擦除重寫(xiě)，寫(xiě)入速度已達(dá)ns級(jí)，類(lèi)似于RAM，掉電后信息可保持10年。 典型的閃存芯片:29C256(32K8)29C512(64K8) 29C101(128K8)29C020(256K8)29C040(512K8),5.3 隨機(jī)存儲(chǔ)器(RAM),數(shù)據(jù)存儲(chǔ)器，不能長(zhǎng)期保存數(shù)據(jù)，掉電后數(shù)據(jù)丟失，一般可對(duì)部分RAM配置掉電保護(hù)電路，在掉電過(guò)程中實(shí)現(xiàn)電源切換。,一、 靜態(tài)存儲(chǔ)器（SRAM）,SRAM內(nèi)部采用雙穩(wěn)態(tài)電路存儲(chǔ)二進(jìn)制數(shù)信息0和1。,SR

9、AM數(shù)據(jù)位基本存儲(chǔ)電路圖,SRAM采用雙穩(wěn)態(tài)電路，使用晶體管較多，所以集成低，大容量的SRAM不多見(jiàn)，常用容量一般不超過(guò)1MB。,SRAM芯片型號(hào): 6116（2K8）、6264（8K8）、 62128（16K8）、62256（32K8）,6116芯片的容量為2K8位，有2048個(gè)存儲(chǔ)單元，片內(nèi)地址線11根A10A0，7根用于行地址譯碼輸入，4根用于列地址譯碼輸入，從而形成了16128個(gè)位存儲(chǔ)陣列，6116芯片以字節(jié)為單位即總共有81612816384個(gè)存儲(chǔ)位。,SRAM芯片HM6116（2K*8）,讀,寫(xiě),RAM 6264引腳圖,存儲(chǔ)器的容量2, 其中為所需片內(nèi)地址線的根數(shù)。 1KB，片內(nèi)地

10、址線10根（A9A0） 2KB，片內(nèi)地址線11根（A10A0） 4KB，片內(nèi)地址線12根（A11A0） 8KB，片內(nèi)地址線13根（A12A0）,8K8bit 存儲(chǔ)陣列需要八根地址信號(hào)線（A12A0）， 稱(chēng)為片內(nèi)地址線，不同容量的存儲(chǔ)器所需要的片內(nèi)地址線根數(shù)不同。,1,0,原理：該存儲(chǔ)單元中只有一個(gè)門(mén)控管T1，信息存放在分布電容C上，當(dāng)C上充有電荷時(shí)，表示其存儲(chǔ)的信息為“1”，當(dāng)電容上無(wú)電荷時(shí)，表示其上存儲(chǔ)的信息為“0”。 特點(diǎn)：破壞性的讀出電路，故讀后必須重寫(xiě)；須動(dòng)態(tài)刷新。,2.動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM),典型芯片舉例 DRAM芯片2164（64K*1）,1）MCS-51單片機(jī)的擴(kuò)展能力 根據(jù)

11、MCS-51單片機(jī)總線寬度(16位)，在片外可擴(kuò)展的存儲(chǔ)器最大容量為64 KB，地址為0000HFFFFH。 因?yàn)镸CS-51單片機(jī)對(duì)片外程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器的操作使用不同的指令和控制信號(hào)，所以允許兩者的地址空間重疊，故片外可擴(kuò)展的程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分別為64 KB。,5.4 存儲(chǔ)器的擴(kuò)展,2）擴(kuò)展的一般方法 存儲(chǔ)器除按讀寫(xiě)特性不同區(qū)分為程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器外，每種存儲(chǔ)器還有不同的種類(lèi)。即使是同一種類(lèi)的存儲(chǔ)器芯片，容量的不同，其引腳數(shù)目也不同。盡管如此，存儲(chǔ)器芯片與單片機(jī)擴(kuò)展連接具有共同的規(guī)律。 不論何種存儲(chǔ)器芯片，其引腳都呈三總線結(jié)構(gòu)，與單片機(jī)連接都是三總線對(duì)接。另外，電源線應(yīng)接對(duì)應(yīng)

12、的電源線上。,單片機(jī)的三總線結(jié)構(gòu),存儲(chǔ)器芯片的數(shù)據(jù)線：數(shù)據(jù)線的數(shù)目由芯片的字長(zhǎng)決定。1位字長(zhǎng)的芯片數(shù)據(jù)線有一根；4位字長(zhǎng)的芯片數(shù)據(jù)線有4根；8位字長(zhǎng)的芯片數(shù)據(jù)線有8根；存儲(chǔ)器芯片的數(shù)據(jù)線與單片機(jī)的數(shù)據(jù)總線(P0.0P0.7)按由低位到高位的順序順次相接。,存儲(chǔ)器芯片的地址線：地址線的數(shù)目由芯片的容量決定，滿足關(guān)系式：Q=2N。存儲(chǔ)器芯片的地址線與單片機(jī)的地址總線(A0A15)按由低位到高位的順序順次相接。對(duì)存儲(chǔ)器芯片訪問(wèn)時(shí)，片選信號(hào)必須有效，即選中存儲(chǔ)器芯片。片選信號(hào)線與單片機(jī)系統(tǒng)的譯碼輸出相接后，就決定了存儲(chǔ)器芯片的地址范圍。因此，單片機(jī)的剩余高位地址線的譯碼及譯碼輸出與存儲(chǔ)器芯片的片選信號(hào)

13、線的連接，是存儲(chǔ)器擴(kuò)展連接的關(guān)鍵問(wèn)題。,3）擴(kuò)展存儲(chǔ)器所需芯片數(shù)目的確定 若所選存儲(chǔ)器芯片字長(zhǎng)與單片機(jī)字長(zhǎng)一致，則只需擴(kuò)展容量。所需芯片數(shù)目按下式確定：,若所選存儲(chǔ)器芯片字長(zhǎng)與單片機(jī)字長(zhǎng)不一致，則不僅需擴(kuò)展容量，還需字?jǐn)U展。所需芯片數(shù)目按下式確定：,一.存儲(chǔ)器的擴(kuò)展技術(shù),三種方式,位擴(kuò)展,字?jǐn)U展,字位全擴(kuò)展,1）.位擴(kuò)展,位擴(kuò)展的連接方法, 存儲(chǔ)芯片的地址線，片選信號(hào)線及控制信號(hào)線均并聯(lián)。 數(shù)據(jù)線按數(shù)據(jù)位的高低順序分別連到數(shù)據(jù)總線上。,2）.字?jǐn)U展,所謂字?jǐn)U展就是存儲(chǔ)單元數(shù)的擴(kuò)展，數(shù)據(jù)寬度仍以字節(jié)為單位，只是對(duì)存儲(chǔ)器系統(tǒng)的尋址空間進(jìn)行擴(kuò)展。,字?jǐn)U展的連接方法: 存儲(chǔ)器芯片的地址 線、數(shù)據(jù)線、讀

14、、 控制信號(hào)線均并聯(lián)。 片選信號(hào)線是各自獨(dú) 立被選中的。,存儲(chǔ)器的字?jǐn)U展圖,3）.字位全擴(kuò)展 如果存儲(chǔ)器的字?jǐn)?shù)和位數(shù)都不能滿足需要，就要進(jìn)行字和位的全擴(kuò)展，字位全擴(kuò)展是由字?jǐn)U展電路和位擴(kuò)展電路組合而成。,二. 存儲(chǔ)器與CPU的擴(kuò)展連接,1.連接時(shí)應(yīng)注意的問(wèn)題,在微型計(jì)算機(jī) ，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫(xiě)操作，首先要由地址總線給出地址信號(hào)，然后發(fā)出讀寫(xiě)控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫(xiě)。,1）. CPU總線的帶負(fù)載能力,CPU在設(shè)計(jì)時(shí)，一般輸出線的帶負(fù)載能力為1個(gè)TTL電路，現(xiàn)在帶的是存儲(chǔ)器（為MOS管），直流負(fù)載很小，主要是電容負(fù)載，故在簡(jiǎn)單系統(tǒng)中，CPU可直接與存儲(chǔ)器相連，而在較大系統(tǒng)中

15、，可加驅(qū)動(dòng)器再與存儲(chǔ)器相連。,2）. CPU時(shí)序與存儲(chǔ)器存取速度之間的配合,3）. 存儲(chǔ)器組織、地址分配,微型計(jì)算機(jī)字長(zhǎng)有8位、16位和32位之分，存儲(chǔ)器均以字節(jié)為基本存儲(chǔ)單元，存儲(chǔ)1個(gè)16位或32位數(shù)據(jù)，就要放在連續(xù)的幾個(gè)內(nèi)存單元內(nèi)，這種存儲(chǔ)器稱(chēng)為“字節(jié)編址結(jié)構(gòu)”。,2.存儲(chǔ)器的譯碼方式,存儲(chǔ)器都是掛在總線上的，并由系統(tǒng)唯一的分配一個(gè)地址，地址信息經(jīng)過(guò)地址譯碼電路產(chǎn)生一個(gè)選通信號(hào)片選），選中某一片存儲(chǔ)器，對(duì)該存儲(chǔ)器進(jìn)行讀寫(xiě)操作。,當(dāng)CPU訪問(wèn)存儲(chǔ)器時(shí)，出現(xiàn)在地址總線（AB）上的地址信號(hào)可劃分為兩部分，直接與存儲(chǔ)器連接的地址線可稱(chēng)為片內(nèi)地址線，其所用根數(shù)與存儲(chǔ)器的容量有關(guān)，容量等于2N；其中N

16、為片內(nèi)地址線的根數(shù)；剩余的地址線稱(chēng)為片外地址線，常可做為存儲(chǔ)芯片的片選地址線或譯碼電路的輸入地址線。,1）. 地址譯碼方式,三種方式,線選譯碼方式,譯碼器方式,部分譯碼器方式,全譯碼器方式,線選譯碼方式：利用片外地址線或其他直接與存儲(chǔ)器芯片片選引腳線連接，方法簡(jiǎn)單，不需附加譯碼電路，適用于存儲(chǔ)芯片較少，而且片外地址線充足的系統(tǒng)。 注意：若有多條片選線時(shí)，在CPU訪問(wèn)存儲(chǔ)器期間只能有一根處于有效狀態(tài)，不允許出現(xiàn)多條片選線同時(shí)有效的現(xiàn)象。,譯碼器方式：利用譯碼器的輸出與存儲(chǔ)器的片選引腳線相連，譯碼器的輸入常采用片外地址線提供，根據(jù)片外地址線的使用情況，譯碼器方式又可分為全譯碼方式和部分譯碼方式。,

17、全譯碼方式：指所有片外地址線都接入譯碼器輸入端，沒(méi)有剩余，其特點(diǎn)是：存儲(chǔ)器的每一個(gè)存儲(chǔ)單元只有唯一的一個(gè)地址與之對(duì)應(yīng)，不存在地址重疊現(xiàn)象。,部分譯碼方式：只有部分片外地址線參加譯碼，剩余線狀態(tài)可任意，所以會(huì)出現(xiàn)地址重疊現(xiàn)象，即一個(gè)存儲(chǔ)單元將有多個(gè)地址與之對(duì)應(yīng)，對(duì)于剩余AB線，盡量按“0”選取。,2）. 地址譯碼器,地址譯碼器的功能是根據(jù)輸入的片外地址碼譯碼輸出選通一個(gè)存儲(chǔ)芯片或I/O設(shè)備，再結(jié)合片內(nèi)地址碼共同指向某一單元。任何時(shí)刻譯碼器的輸出是唯一的，即只能有一個(gè)設(shè)備被選中。,74LS138引腳和邏輯框圖,74LS138譯碼器的邏輯輸出,例：部分譯碼方式應(yīng)用。8DB16AB2CB總線系統(tǒng)中 擴(kuò)

18、展2片2716。,地址分析:,擴(kuò)展的基本方法：一般來(lái)講，所有與計(jì)算機(jī)擴(kuò)展連接芯片的外部引腳線都可以歸屬為三總線結(jié)構(gòu)。擴(kuò)展連接的一般方法實(shí)際上是三總線對(duì)接。要保證單片機(jī)和擴(kuò)展芯片協(xié)調(diào)一致地工作，即要共同滿足其工作時(shí)序。,三. CPU與存儲(chǔ)器的連接和地址分析,8DB16AB2CB總線系統(tǒng),1）8D鎖存器74LS373,74LS373結(jié)構(gòu)示意圖,74LS373用作地址鎖存器,(b) 雙向74LS245,2） 74LS244和74LS245芯片,(a) 單向74LS244；,3） 3-8譯碼器74LS138,圖 74LS138引腳圖,MCS-51單片機(jī)程序存儲(chǔ)器的擴(kuò)展,1、外部程序存儲(chǔ)器的擴(kuò)展,EPROM擴(kuò)展電路,圖 2716與8031的連接圖,由圖可確定2716芯片的地址范圍。方法是A10A0從全0開(kāi)始, 然后從最低位開(kāi)始依次加 1, 最后變?yōu)槿?, 相當(dāng)于211=2 048個(gè)單元地址依次選通, 稱(chēng)為字選。即：,2、 外部數(shù)據(jù)存儲(chǔ)器的擴(kuò)展,MCS-51數(shù)據(jù)存儲(chǔ)器的擴(kuò)展示意圖,靜態(tài)RAM擴(kuò)展,6264的8KB地址范圍不唯一（因?yàn)锳14A13可為任意值）。 6000H7FFFH是一種地址范圍。當(dāng)向該片6000H單元寫(xiě)一個(gè)數(shù)據(jù)DATA時(shí), 可用如下指令: MOV A, DATA MOV DPTA, 6000H MOVX DPTR, A,從7FFFH單元讀一