1、74HC/LS/HCT/F系列芯片的區(qū)別1、 LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT輸入輸出與LS兼容，但是功耗低；F是高速肖特基電路；2、 LS是TTL電平，HC是COMS電平。3、 LS輸入開(kāi)路為高電平，HC輸入不允許開(kāi)路， hc 一般都要求有上下拉電阻來(lái)確定輸入端無(wú)效時(shí)的電平。LS 卻沒(méi)有這個(gè)要求4、 LS輸出下拉強(qiáng)上拉弱，HC上拉下拉相同。5、 工作電壓不同，LS只能用5V，而HC一般為2V到6V；6、 電平不同。LS是TTL電平，其低電平和高電平分別為0.8和V2.4，而CMOS在工作電壓為5V時(shí)分別為0.3V和3.6V，所以CMOS可以驅(qū)動(dòng)TTL，但反

2、過(guò)來(lái)是不行的7、 驅(qū)動(dòng)能力不同，LS一般高電平的驅(qū)動(dòng)能力為5mA，低電平為20mA；而CMOS的高低電平均為5mA；8、 CMOS器件抗靜電能力差，易發(fā)生栓鎖問(wèn)題，所以CMOS的輸入腳不能直接接電源。 74系列集成電路大致可分為6大類(lèi)： . 74（標(biāo)準(zhǔn)型）； .74LS（低功耗肖特基）； .74S（肖特基）； .74ALS（先進(jìn)低功耗肖特基）； .74AS（先進(jìn)肖特基）； .74F（高速）。 近年來(lái)還出現(xiàn)了高速CMOS電路的74系列，該系列可分為3大類(lèi)： . HC為COMS工作電平； . HCT為T(mén)TL工作電平，可與74LS系列互換使用； .HCU適用于無(wú)緩沖級(jí)的CMOS電路。 這9種74系列

3、產(chǎn)品，只要后邊的標(biāo)號(hào)相同，其邏輯功能和管腳排列就相同。根據(jù)不同的條件和要求可選擇不同類(lèi)型的74系列產(chǎn)品，比如電路的供電電壓為3V就應(yīng)選擇74HC系列的產(chǎn)品 7400 QUAD 2-INPUT NAND GATES 與非門(mén)7401 QUAD 2-INPUT NAND GATES OC與非門(mén)7402 QUAD 2-INPUT NOR GATES或非門(mén)7403 QUAD 2-INPUT NAND GATES 與非門(mén)7404 HEX INVERTING GATES 反向器7406 HEX INVERTING GATES HV高輸出反向器7408 QUAD 2-INPUT AND GATE 與門(mén)7409

4、 QUAD 2-INPUT AND GATES OC 與門(mén)7410 TRIPLE 3-INPUT NAND GATES 與非門(mén)7411 TRIPLE 3-INPUT AND GATES與門(mén)74121 ONE-SHOT WITH CLEAR單穩(wěn)態(tài)74132 SCHMITT TRIGGER NAND GATES 觸發(fā)器與非門(mén)7414 SCHMITT TRIGGER INVERTERS 觸發(fā)器反向器74153 4-LINE TO 1 LINE SELECTOR四選一74155 2-LINE TO 4-LINE DECODER 譯碼器74180 PARITY GENERATOR/CHECKER 奇偶發(fā)

5、生檢驗(yàn)74191 4-BIT BINARY COUNTER UP/DOWN 計(jì)數(shù)器7420 DUAL 4-INPUT NAND GATES 雙四輸入與非門(mén)7426 QUAD 2-INPUT NAND GATES 與非門(mén)7427 TRIPLE 3-INPUT NOR GATES三輸入或非門(mén)7430 8-INPUT NAND GATES八輸入端與非門(mén)7432 QUAD 2-INPUT OR GATES 二輸入或門(mén)7438 2-INPUT NAND GATE BUFFER與非門(mén)緩沖器7445 BCD-DECIMAL DECODER/DRIVER BCD譯碼驅(qū)動(dòng)器7474 D-TYPE FLIP-FL

6、OP D型觸發(fā)器7475 QUAD LATCHES雙鎖存器7476 J-K FLIP-FLOPJ-K觸發(fā)器7485 4-BIT MAGNITUDE COMPARATOR四位比較器7486 2-INPUT EXCLUSIVE OR GATES雙端異或門(mén)74HC00 QUAD 2-INPUT NAND GATES 雙輸入與非門(mén)74HC02 QUAD 2-INPUT NOR GATES雙輸入或非門(mén)74HC03 2-INPUT OPEN-DRAIN NAND GATES 與非門(mén)74HC04 HEX INVERTERS 六路反向器74HC05 HEX INVERTERS OPEN DRAIN六路反向器7

7、4HC08 2-INPUT AND GATES 雙輸入與門(mén)74HC107 J-K FLIP-FLOP WITH CLEARJ-K觸發(fā)器74HC109A J-K FLIP-FLOP W/PRESET J-K觸發(fā)器74HC11 TRIPLE 3-INPUT AND GATES三輸入與門(mén)74HC112 DUAL J-K FLIP-FLOP雙J-K觸發(fā)器74HC113 DUAL J-K FLIP-FLOP PRESET雙JK觸發(fā)器74HC123A RETRIGGERABLE MONOSTAB可重觸發(fā)單穩(wěn)74HC125 TRI-STATE QUAD BUFFERS 四個(gè)三態(tài)門(mén)74HC126 TRI-ST

8、ATE QUAD BUFFERS 六三態(tài)門(mén)74HC132 2-INPUT TRIGGER NAND 施密特觸發(fā)與非門(mén)74HC133 13-INPUT NAND GATES十三輸入與非門(mén)74HC137 3-TO-8 DECODERS W/LATCHES 3-8線(xiàn)譯碼器74HC138 3-8 LINE DECODER 3線(xiàn)至8線(xiàn)譯碼器74HC139 2-4 LINE DECODER 2線(xiàn)至4線(xiàn)譯碼器74HC14 TRIGGERED HEX INVERTER六觸發(fā)反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4編碼器74HC148 8-3 LINE PRIORIT

9、Y ENCODER 8-3編碼器74HC149 8-8 LINE PRIORITY ENCODER 8-8編碼器74HC151 8-CHANNEL DIGITAL MUX 8通道多路器74HC153 DUAL 4-INPUT MUX 雙四輸入多路器74HC154 4-16 LINE DECODER 4線(xiàn)至16線(xiàn)譯碼器74HC155 2-4 LINE DECODER 2線(xiàn)至4線(xiàn)譯碼器74HC157 QUAD 2-INPUT MUX 四個(gè)雙端多路器74HC161 BINARY COUNTER 二進(jìn)制計(jì)數(shù)器74HC163 DECADE COUNTERS十進(jìn)制計(jì)數(shù)器74HC164 SERIAL-PAR

10、ALLEL SHIFT REG串入并出74HC165 PARALLEL-SERIAL SHIFT REG并入串出74HC166 SERIAL-PARALLEL SHIFT REG串入并出74HC173 TRI-STATE D FLIP-FLOP 三態(tài)D觸發(fā)器74HC174 HEX D FLIP-FLOP W/CLEAR 六D觸發(fā)器74HC175 HEX D FLIP-FLOP W/CLEAR 六D觸發(fā)器74HC181 ARITHMETIC LOGIC UNIT算術(shù)邏輯單元74HC182 LOOK AHEAD CARRYGENERATR 進(jìn)位發(fā)生器74HC190 BINARY UP/DN COU

11、NTER 二進(jìn)制加減計(jì)數(shù)器74HC191 DECADE UP/DN COUNTER 十進(jìn)制加減計(jì)數(shù)器74HC192 DECADE UP/DN COUNTER 十進(jìn)制加減計(jì)數(shù)器74HC193 BINARY UP/DN COUNTER 二進(jìn)制加減計(jì)數(shù)器74HC194 4BIT BI-DIR SHIFT 4位雙向移位寄存器74HC195 4BIT PARALLEL SHIFT 4位并行移位寄存器74HC20 QUAD 4-INPUT NAND GATE四個(gè)四入與非門(mén)74HC221A NON-RETRIG MONOSTAB 不可重觸發(fā)單穩(wěn)74HC237 3-8 LINE DECODER 地址鎖3線(xiàn)至8

12、線(xiàn)譯碼器74HC242/243 TRI-STAT TRANSCEIVER 三態(tài)收發(fā)器74HC244 OCTAL 3-STATE BUFFER 八個(gè)三態(tài)緩沖門(mén)74HC245 OCTAL 3-STATE TRANSCEIVER三態(tài)收發(fā)器74HC251 8-CH 3-STATE MUX 8路3態(tài)多路器74HC253 DUAL 4-CH 3-STATE MUX4路3態(tài)多路器74HC257 QUAD 2-CH 3-STATE MUX4路3態(tài)多路器74HC258 2-CH 3-STATE MUX 2路3態(tài)多路器74HC259 3-8 LINE DECODER8位地址鎖存譯碼器74HC266A 2-INPU

13、T EXCLUSIVE NOR GATE異或非74HC27 TRIPLE 3-INPUT NOR GATE三個(gè)3輸入或非門(mén)74HC273 OCTAL D FLIP-FLOP CLEAR8路D觸發(fā)器74HC280 9BIT ODD/EVEN GENERATOR奇偶發(fā)生器74HC283 4BIT BINARY ADDER CARRY四位加法器74HC299 3-STATE UNIVERSAL SHIFT三態(tài)移位寄存74HC30 8-INPUT NAND GATE8輸入端與非門(mén)74HC32 QUAD 2-INPUT OR GATE四個(gè)雙端或門(mén)74HC34 NON-INVERTER非反向器74HC35

14、4 8-CH 3-STATE MUX 8路3態(tài)多路器74HC356 8-CH 3-STATE MUX 8路3態(tài)多路器74HC365 HEX 3-STATE BUFFER 六個(gè)三態(tài)緩沖門(mén)74HC366 3-STATE BUFFER INVERTER緩沖反向器74HC367 3-STATE BUFFER INVERTER緩沖反向器74HC368 3-STATE BUFFER INVERTER緩沖反向器74HC373 3-STATE OCTAL D LATCHES 三態(tài)D型鎖存器74HC374 3-STATE OCTAL D FLIPFLOP三態(tài)D觸發(fā)器74HC3934-BIT BINARY COU

15、NTER 4位二進(jìn)制計(jì)數(shù)器74HC4016 QUAD ANALOG SWITCH四路模擬量開(kāi)關(guān)74HC4020 14-Stage Binary Counter 14輸出計(jì)數(shù)器74HC4017 Decade Counter/Divider with 10 Decoded Outputs十進(jìn)制計(jì)數(shù)器帶10個(gè)譯碼輸出端74HC4040 12 Stage Binary Counter 12出計(jì)數(shù)器74HC4046 PHASE LOCK LOOP 相位監(jiān)測(cè)輸出器74HC4049 LEVEL DOWN CONVERTER電平變低器74HC4050 LEVEL DOWN CONVERTER電平變低器74HC

16、4051 8-CH ANALOG MUX8通道多路器74HC4052 4-CH ANALOG MUX4通道多路器74HC4053 2-CH ANALOG MUX2通道多路器74HC4060 14-STAGE BINARY COUNTER14階BIN計(jì)數(shù)74HC4066 QUAD ANALOG MUX 四通道多路器74HC4075 TRIPLE 3-INPUT OR GATE 3輸入或門(mén)74HC42 BCD TO DECIMAL BCD轉(zhuǎn)十進(jìn)制譯碼器74HC423A RETRIGGERABLE MONOSTAB可重觸發(fā)單穩(wěn)74HC4511 BCD-7 SEG DRIVER/DECODER 7段譯

17、碼器74HC4514 4-16 LINE DECODER4至16線(xiàn)譯碼器74HC4538A RETRIGGERAB MONOSTAB 可重觸發(fā)單穩(wěn)74HC4543 LCD BCD-7 SEG LCD用的BCD-7段譯碼驅(qū)動(dòng)74HC51 AND OR GATE INVERTER與或非門(mén)74HC521 8BIT MAGNITUDE COMPARATOR判決定路74HC533 3-STATE D LATCH 三態(tài)D鎖存器74HC534 3-STATE D FLIP-FLOP 三態(tài)D型觸發(fā)器74HC540 3-STATE BUFFER 三態(tài)緩沖器74HC541 3-STATE BUFFER INVER

18、TER三態(tài)緩沖反向器74HC58 DUAL AND OR GATE與或門(mén)74HC589 3STATE 8BIT SHIFT 8位移位寄存三態(tài)輸出74HC594 8BIT SHIFT REG8位移位寄存器74HC595 8BIT SHIFT REG8位移位寄存器出鎖存74HC597 8BIT SHIFT REG8位移位寄存器入鎖存74HC620 3-STATE TRANSCEIVER 反向3態(tài)收發(fā)器74HC623 3-STATE TRANSCEIVER八路三態(tài)收發(fā)器74HC640 3-STATE TRANSCEIVER 反向3態(tài)收發(fā)器74HC643 3-STATE TRANSCEIVER八路三態(tài)

19、收發(fā)器74HC646 NON-INVERT BUS TRANSCEIVER 總線(xiàn)收發(fā)器74HC648 INVERT BUS TRANCIVER 反向總線(xiàn)收發(fā)器74HC688 8BIT MAGNITUDE COMPARATOR 8位判決電路74HC7266 2-INPUT EXCLUSIVE NOR GATE異或非門(mén)74HC73 DUAL J-K FLIP-FLOP W/CLEAR雙JK觸發(fā)器74HC74A PRESET/CLEAR D FLIP-FLOP雙D觸發(fā)器74HC75 4BIT BISTABLE LATCH4位雙穩(wěn)鎖存器74HC76 PRESET/CLEAR JK FLIP-FLOP

20、雙JK觸發(fā)器74HC85 4BIT MAGNITUDE COMPARATOR4位判決電路74HC86 2INPUT EXCLUSIVE OR GATE 2輸入異或門(mén)74HC942 BAUD MODEM 300BPS低速調(diào)制解調(diào)器74HC943 300 BAUD MODEM 300BPS低速調(diào)制解調(diào)器74LS00 QUAD 2-INPUT NAND GATES 與非門(mén)74LS02 QUAD 2-INPUT NOR GATES或非門(mén)74LS03 QUAD 2-INPUT NAND GATES 與非門(mén)74LS04 HEX INVERTING GATES 反向器74LS05 HEX INVERTERS

21、 OPEN DRAIN六路反向器74LS08 QUAD 2-INPUT AND GATE 與門(mén)74LS09 QUAD 2-INPUT AND GATES OC 與門(mén)74LS10 TRIPLE 3-INPUT NAND GATES 與非門(mén)74LS109 QUAD 2-INPUT AND GATES OC 與門(mén)74LS11 TRIPLE 3-INPUT AND GATES與門(mén)74LS112 DUAL J-K FLIP-FLOP雙J-K觸發(fā)器74LS113 DUAL J-K FLIP-FLOP PRESET雙JK觸發(fā)器74LS114 NEGATIVE J-K FLIP-FLOP負(fù)沿J-K觸發(fā)器74L

22、S122 Retriggerable Monostab 可重觸發(fā)單穩(wěn)74LS123 Retriggerable Monostable 可重觸發(fā)單穩(wěn)74LS125 TRI-STATE QUAD BUFFERS 四個(gè)三態(tài)門(mén)74LS13 QUAL 4-in NAND TRIGGER 4輸入與非觸發(fā)器74LS160 BCD DECADE 4BIT BIN COUNTERS 計(jì)數(shù)器74LS136 QUADRUPLE 2-INPUT XOR GATE 異或門(mén)74LS138 3-8 LINE DECODER 3線(xiàn)至8線(xiàn)譯碼器74LS139 2-4 LINE DECODER 2線(xiàn)至4線(xiàn)譯碼器74LS14 TR

23、IGGERED HEX INVERTER六觸發(fā)反向器74HC147 10-4 LINE PRIORITY ENCODER 10-4編碼器74HC148 8-3 LINE PRIORITY ENCODER 8-3編碼器74HC149 8-8 LINE PRIORITY ENCODER 8-8編碼器74LS151 8-CHANNEL DIGITAL MUX 8通道多路器74LS153 DUAL 4-INPUT MUX 雙四輸入多路器74LS155 2-4 LINE DECODER 2線(xiàn)至4線(xiàn)譯碼器74LS156 2-4 LINE DECODER/DEMUX2-4譯碼器74LS157 QUAD 2-

24、INPUT MUX 四個(gè)雙端多路器74LS158 2-1 LINE MUX2-1線(xiàn)多路器74LS160A BINARY COUNTER二進(jìn)制計(jì)數(shù)器74LS161A BINARY COUNTER二進(jìn)制計(jì)數(shù)器74LS162A BINARY COUNTER二進(jìn)制計(jì)數(shù)器74LS163A DECADE COUNTERS 十進(jìn)制計(jì)數(shù)器74LS164 SERIAL-PARALLEL SHIFT REG串入并出74LS168 BI-DIRECT BCD TO DECADE雙向計(jì)數(shù)器74LS169 4BIT UP/DN BIN COUNTER 四位加減計(jì)數(shù)器74LS173 TRI-STATE D FLIP-FL

25、OP 三態(tài)D觸發(fā)器74LS174 HEX D FLIP-FLOP W/CLEAR 六D觸發(fā)器74LS175 HEX D FLIP-FLOP W/CLEAR 六D觸發(fā)器74LS190 BINARY UP/DN COUNTER 二進(jìn)制加減計(jì)數(shù)器74LS191 DECADE UP/DN COUNTER 十進(jìn)制加減計(jì)數(shù)器74LS192 DECADE UP/DN COUNTER 十進(jìn)制加減計(jì)數(shù)器74LS193 BINARY UP/DN COUNTER 二進(jìn)制加減計(jì)數(shù)器74LS194A 4BIT BI-DIR SHIFT4位雙向移位寄存器74LS195A 4BIT PARALLEL SHIFT4位并行移位

26、寄存器74LS20 QUAD 4-INPUT NAND GATE四個(gè)四入與非門(mén)74LS21 4-INPUT AND GATE四輸入端與門(mén)74LS240 OCTAL 3-STATE BUFFER 八個(gè)三態(tài)緩沖門(mén)74LS244 OCTAL 3-STATE BUFFER 八個(gè)三態(tài)緩沖門(mén)74LS245 OCTAL 3-STATE TRANSCEIVER三態(tài)收發(fā)器74LS253 DUAL 4-CH 3-STATE MUX4路3態(tài)多路器74LS256 4BIT ADDRESS LATCH 四位可鎖存鎖存器74LS257 QUAD 2-CH 3-STATE MUX4路3態(tài)多路器74LS258 2-CH 3-

27、STATE MUX 2路3態(tài)多路器74LS27 TRIPLE 3-INPUT NOR GATES三輸入或非門(mén)74LS279 QUAD R-S LATCHES 四個(gè)RS非鎖存器74LS28 QUAD 2-INPUT NOR BUFFER 四雙端或非緩沖74LS283 4BIT BINARY ADDER CARRY四位加法器74LS30 8-INPUT NAND GATES八輸入端與非門(mén)74LS32 QUAD 2-INPUT OR GATES 二輸入或門(mén)74LS352 4-1 LINE SELECTOR/MUX 4-1線(xiàn)選擇多路器74LS365 HEX 3-STATE BUFFER 六個(gè)三態(tài)緩沖門(mén)

28、74LS367 3-STATE BUFFER INVERTER緩沖反向器74LS368A 3-STATE BUFFER INVERTER 緩沖反向器74LS373 OCT LATCH W/3-STATE OUT三態(tài)輸出鎖存器74LS76 Dual JK Flip-Flop w/set2個(gè)JK觸發(fā)器74LS379 QUAD PARALLEL REG四個(gè)并行寄存器74LS38 2-INPUT NAND GATE BUFFER與非門(mén)緩沖器74LS390 DUAL DECADE COUNTER 2個(gè)10進(jìn)制計(jì)數(shù)器74LS393 DUAL BINARY COUNTER2個(gè)2進(jìn)制計(jì)數(shù)器74LS42 BCD

29、 TO DECIMAL BCD轉(zhuǎn)十進(jìn)制譯碼器74LS48 BCD-7 SEGBCD-7段譯碼器74LS49 BCD-7 SEGBCD-7段譯碼器74LS51 AND OR GATE INVERTER與或非門(mén)74LS540 OCT Buffer/Line Driver8路緩沖驅(qū)動(dòng)器74LS541 OCT Buffer/LineDriver 8路緩沖驅(qū)動(dòng)器74LS74 D-TYPE FLIP-FLOP D型觸發(fā)器74LS682 8BIT MAGNITUDE COMPARATOR 8路比較器74LS684 8BIT MAGNITUDE COMPARATOR 8路比較器74LS75 QUAD LATC

30、HES雙鎖存器74LS83A 4BIT BINARY ADDER CARRY四位加法器74LS85 4BIT MAGNITUDE COMPARAT4位判決電路74LS86 2INPUT EXCLUSIVE OR GATE 2輸入異或門(mén)74LS90 DECADE/BINARY COUNTER十/二進(jìn)制計(jì)數(shù)器74LS95B 4BIT RIGHT/LEFT SHIFT 4位左右移位寄存74LS688 8BIT MAGNITUDE COMPARAT 8位判決電路74LS136 2-INPUT XOR GATE2輸入異或門(mén)74LS651 BUS TRANSCEIVERS 總線(xiàn)收發(fā)器74LS653 BUS

31、 TRANSCEIVERS 總線(xiàn)收發(fā)器74LS670 3-STATE 4-BY-4 REG 3態(tài)4-4寄存器74LS73A DUAL J-K FLIP-FLOP W/CLEAR 雙JK觸發(fā)器 TTL器件和CMOS器件的邏輯電平分類(lèi):默認(rèn)欄目TTL器件和CMOS器件的邏輯電平邏輯電平的一些概念要了解邏輯電平的內(nèi)容，首先要知道以下幾個(gè)概念的含義： 1：輸入高電平（Vih）： 保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。 2：輸入低電平（Vil）：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。

32、3：輸出高電平（Voh）：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh。 4：輸出低電平（Vol）：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol。 5：閥值電平(Vt)： 數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平 Vih，輸入低電平對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下： Voh Vih Vt Vil Vol。 6：Ioh：邏輯門(mén)輸

33、出為高電平時(shí)的負(fù)載電流（為拉電流）。 7：Iol：邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流（為灌電流）。 8：Iih：邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流）。 9：Iil：邏輯門(mén)輸入為低電平時(shí)的電流（為拉電流）。 門(mén)電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的TTL、CMOS、ECL門(mén)分別稱(chēng)為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（OE），使用時(shí)應(yīng)審查是否接上拉電阻（OC、OD門(mén)）或下拉電阻（OE門(mén)），以及電阻阻值是否合適。對(duì)于集電極開(kāi)路（OC）門(mén)，其上拉電阻阻值RL應(yīng)滿(mǎn)足下面條件： （1）： RL （VCCVol）/（Iolm*Iil） 其中n：線(xiàn)與

34、的開(kāi)路門(mén)數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。 ：常用的邏輯電平邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 其中TTL和CMOS的邏輯電平按典型電壓可分為四類(lèi)：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 5V TTL和5V CMOS邏輯電平是通用的邏輯電平。 3.3V及以下的邏輯電平被稱(chēng)為低電壓邏輯電平，常用的為L(zhǎng)VTTL電平。 低電壓的邏輯電平還有2.5V和1.8V兩種。 ECL/PECL和LVDS是差分輸入輸出。 RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出

35、，RS-232是單端輸入輸出。 5V TTL邏輯電平和5V CMOS邏輯電平是很通用的邏輯電平，注意他們的輸入輸出電平差別較大，在互連時(shí)要特別注意。 另外5V CMOS器件的邏輯電平參數(shù)與供電電壓有一定關(guān)系，一般情況下，VohVcc-0.2V，Vih0.7Vcc；Vol0.1V，Vil0.3Vcc；噪聲容限較TTL電平高。 JEDEC組織在定義3.3V的邏輯電平標(biāo)準(zhǔn)時(shí)，定義了LVTTL和LVCMOS邏輯電平標(biāo)準(zhǔn)。 LVTTL邏輯電平標(biāo)準(zhǔn)的輸入輸出電平與5V TTL邏輯電平標(biāo)準(zhǔn)的輸入輸出電平很接近，從而給它們之間的互連帶來(lái)了方便。 LVTTL邏輯電平定義的工作電壓范圍是3.03.6V。 LVCM

36、OS邏輯電平標(biāo)準(zhǔn)是從5V CMOS邏輯電平關(guān)注移植過(guò)來(lái)的，所以它的Vih、Vil和Voh、Vol與工作電壓有關(guān)，其值如上圖所示。LVCMOS邏輯電平定義的工作電壓范圍是2.73.6V。 5V的CMOS邏輯器件工作于3.3V時(shí)，其輸入輸出邏輯電平即為L(zhǎng)VCMOS邏輯電平，它的Vih大約為0.7VCC2.31V左右，由于此電平與LVTTL的Voh（2.4V）之間的電壓差太小，使邏輯器件工作不穩(wěn)定性增加，所以一般不推薦使用5V CMOS器件工作于3.3V電壓的工作方式。由于相同的原因，使用LVCMOS輸入電平參數(shù)的3.3V邏輯器件也很少。 JEDEC組織為了加強(qiáng)在3.3V上各種邏輯器件的互連和3.3

37、V與5V邏輯器件的互連，在參考LVCMOS和LVTTL邏輯電平標(biāo)準(zhǔn)的基礎(chǔ)上，又定義了一種標(biāo)準(zhǔn)，其名稱(chēng)即為3.3V邏輯電平標(biāo)準(zhǔn)，其參數(shù)如下： 3.3V邏輯電平標(biāo)準(zhǔn)的參數(shù)其實(shí)和LVTTL邏輯電平標(biāo)準(zhǔn)的參數(shù)差別不大，只是它定義的Vol可以很低（0.2V），另外，它還定義了其Voh最高可以到VCC-0.2V，所以3.3V邏輯電平標(biāo)準(zhǔn)可以包容LVCMOS的輸出電平。在實(shí)際使用當(dāng)中，對(duì)LVTTL標(biāo)準(zhǔn)和3.3V邏輯電平標(biāo)準(zhǔn)并不太區(qū)分，某些地方用LVTTL電平標(biāo)準(zhǔn)來(lái)替代3.3V邏輯電平標(biāo)準(zhǔn)，一般是可以的。 JEDEC組織還定義了2.5V邏輯電平標(biāo)準(zhǔn)，如上圖所示。另外，還有一種2.5V CMOS邏輯電平標(biāo)準(zhǔn)，它

38、與上圖的2.5V邏輯電平標(biāo)準(zhǔn)差別不大，可兼容。 低電壓的邏輯電平還有1.8V、1.5V、1.2V的邏輯電平。 、TTL和CMOS邏輯器件邏輯器件的分類(lèi)方法有很多，下面以邏輯器件的功能、工藝特點(diǎn)和邏輯電平等方法來(lái)進(jìn)行簡(jiǎn)單描述。 ：TTL和CMOS器件的功能分類(lèi)按功能進(jìn)行劃分，邏輯器件可以大概分為以下幾類(lèi)： 門(mén)電路和反相器、選擇器、譯碼器、計(jì)數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動(dòng)器、收發(fā)器、總線(xiàn)開(kāi)關(guān)、背板驅(qū)動(dòng)器等。 1：門(mén)電路和反相器 邏輯門(mén)主要有與門(mén)74X08、與非門(mén)74X00、或門(mén)74X32、或非門(mén)74X02、異或門(mén)74X86、反相器74X04等。 2：選擇器 選擇器主要有2-1、4-1、8-

39、1選擇器74X157、74X153、74X151等。 3： 編/譯碼器 編/譯碼器主要有2/4、3/8和4/16譯碼器74X139、74X138、74X154等。 4：計(jì)數(shù)器 計(jì)數(shù)器主要有同步計(jì)數(shù)器74X161和異步計(jì)數(shù)器74X393等。 5：寄存器 寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。 6：觸發(fā)器 觸發(fā)器主要有J-K觸發(fā)器、帶三態(tài)的D觸發(fā)器74X374、不帶三態(tài)的D觸發(fā)器74X74、施密特觸發(fā)器等。 7：鎖存器 鎖存器主要有D型鎖存器74X373、尋址鎖存器74X259等。 8：緩沖驅(qū)動(dòng)器 緩沖驅(qū)動(dòng)器主要有帶反向的緩沖驅(qū)動(dòng)器74X240和不帶反向的緩沖驅(qū)動(dòng)器

40、74X244等。 9：收發(fā)器 收發(fā)器主要有寄存器收發(fā)器74X543、通用收發(fā)器74X245、總線(xiàn)收發(fā)器等。 10：總線(xiàn)開(kāi)關(guān) 總線(xiàn)開(kāi)關(guān)主要包括總線(xiàn)交換和通用總線(xiàn)器件等。 11：背板驅(qū)動(dòng)器 背板驅(qū)動(dòng)器主要包括TTL或LVTTL電平與GTL/GTL+（GTLP）或BTL之間的電平轉(zhuǎn)換器件。 ：TTL和CMOS邏輯器件的工藝分類(lèi)特點(diǎn)按工藝特點(diǎn)進(jìn)行劃分，邏輯器件可以分為Bipolar、CMOS、BiCMOS等工藝，其中包括器件系列有： Bipolar（雙極）工藝的器件有： TTL、S、LS、AS、F、ALS。 CMOS工藝的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、A

41、LVC、AHC、AHCT、CBTLV、AVC、GTLP。 BiCMOS工藝的器件有： BCT、ABT、LVT、ALVT。 ：TTL和CMOS邏輯器件的電平分類(lèi)特點(diǎn)TTL和CMOS的電平主要有以下幾種：5VTTL、5VCMOS（Vih0.7*Vcc，Vil0.3*Vcc）、3.3V電平、2.5V電平等。 5V的邏輯器件 5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件 3.3V及以下的邏輯器件 包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。 具體情況可以參考下

42、圖： 包含特殊功能的邏輯器件A總線(xiàn)保持功能（Bus hold） 由內(nèi)部反饋電路保持輸入端最后的確定狀態(tài)，防止因輸入端浮空的不確定而導(dǎo)致器件振蕩自激損壞；輸入端無(wú)需外接上拉或下拉電阻，節(jié)省PCB空間，降低了器件成本開(kāi)銷(xiāo)和功耗，見(jiàn)圖63。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。 命名特征為附加了“H”如：74ABTH16244。 B串聯(lián)阻尼電阻（series damping resistors） 輸出端加入串聯(lián)阻尼電阻可以限流，有助于降低信號(hào)上沖/下沖噪聲，消除線(xiàn)路振鈴，改善信號(hào)質(zhì)量。如圖64所示。具有此特征的ABT、LVC、LVT、ALVC系列器件在命名

43、中加入了“2”或“R”以示區(qū)別，如ABT，ALVCHR。對(duì)于單向驅(qū)動(dòng)器件，串聯(lián)電阻加在其輸出端，命名如SN74LVC2244；對(duì)于雙向的收發(fā)器件，串聯(lián)電阻加在兩邊的輸出端，命名如SN74LVCR2245。 C上電/掉電三態(tài)（PU3S，Power up/power down 3-state） 即熱拔插性能。上電/掉電時(shí)器件輸出端為三態(tài)，Vcc閥值為2.1V；應(yīng)用于熱拔插器件/板卡產(chǎn)品，確保拔插狀態(tài)時(shí)輸出數(shù)據(jù)的完整性。多數(shù)ABT、LVC、LVT、LVTH系列器件有此特征。 DABT 器件（Advanced BiCMOS Technology） 結(jié)合了CMOS器件(如HC/HCT、LV/LVC、AL

44、VC、AHC/AHCT)的高輸入阻抗特性和雙極性器件(Bipolar，如TTL、LS、AS、ALS)輸出驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)。包括ABT、LVT、ALVT等系列器件，應(yīng)用于低電壓，低靜態(tài)功耗環(huán)境。 EVcc/GND對(duì)稱(chēng)分布 16位Widebus器件的重要特征，對(duì)稱(chēng)配置引腳，有利于改善噪聲性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。 F分離軌器件（Split-rail） 即雙電源器件，具有兩種電源輸入引腳VccA和VccB，可分別接5V或3.3V電源電壓。如ALVC、LVC4245等，命名特征為附加了“4”。 邏輯器件的

45、使用指南1：多余不用輸入管腳的處理 在多數(shù)情況下，集成電路芯片的管腳不會(huì)全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳，但實(shí)際上通常不會(huì)全部使用，這樣就會(huì)存在懸空端子。所有數(shù)字邏輯器件的無(wú)用端子必須連接到一個(gè)高電平或低電平，以防止電流漂移（具有總線(xiàn)保持功能的器件無(wú)需處理不用輸入管腳）。究竟上拉還是下拉由實(shí)際器件在何種方式下功耗最低確定。 244、16244經(jīng)測(cè)試在接高電平時(shí)靜態(tài)功耗較小，而接地時(shí)靜態(tài)功耗較大，故建議其無(wú)用端子處理以通過(guò)電阻接電源為好，電阻值推薦為110K。 2：選擇板內(nèi)驅(qū)動(dòng)器件的驅(qū)動(dòng)能力，速度，不能盲目追求大驅(qū)動(dòng)能力和高速的器件，應(yīng)該選擇能夠滿(mǎn)足設(shè)計(jì)要

46、求，同時(shí)有一定的余量的器件，這樣可以減少信號(hào)過(guò)沖，改善信號(hào)質(zhì)量。 并且在設(shè)計(jì)時(shí)必須考慮信號(hào)匹配。 3：在對(duì)驅(qū)動(dòng)能力和速度要求較高的場(chǎng)合，如高速總線(xiàn)型信號(hào)線(xiàn)，可使用ABT、LVT系列。板間接口選擇ABT16244/245或LVTH16244/245，并在母板兩端匹配，在不影響速度的條件下與母板接口盡量串阻，以抑制過(guò)沖、保護(hù)器件，典型電阻值為10- 200左右，另外，也可以使用并接二級(jí)管來(lái)進(jìn)行處理，效果也不錯(cuò)，如1N4148等（抗沖擊較好）。 4：在總線(xiàn)達(dá)到產(chǎn)生傳輸線(xiàn)效應(yīng)的長(zhǎng)度后，應(yīng)考慮對(duì)傳輸線(xiàn)進(jìn)行匹配，一般采用的方式有始端匹配、終端匹配等。 始端匹配是在芯片的輸出端串接電阻，目的是防止信號(hào)畸變和

47、地彈反射，特別當(dāng)總線(xiàn)要透過(guò)接插件時(shí)，尤其須做始端匹配。 內(nèi)部帶串聯(lián)阻尼電阻的器件相當(dāng)于始端匹配，由于其阻值固定，無(wú)法根據(jù)實(shí)際情況進(jìn)行調(diào)整，在多數(shù)場(chǎng)合對(duì)于改善信號(hào)質(zhì)量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為1051 ，在實(shí)際使用中可根據(jù)IBIS模型模擬仿真確定其具體值。 由于終端匹配網(wǎng)絡(luò)加重了總線(xiàn)負(fù)載，所以不應(yīng)該因?yàn)槠ヅ涠笲uffer的實(shí)際驅(qū)動(dòng)電流大于驅(qū)動(dòng)器件所能提供的最大Source、Sink電流值。 應(yīng)選擇正確的終端匹配網(wǎng)絡(luò)，使總線(xiàn)即使在沒(méi)有任何驅(qū)動(dòng)源時(shí)，其線(xiàn)電壓仍能保持在穩(wěn)定的高電平。 5：要注意高速驅(qū)動(dòng)器件的電源濾波。如ABT、LVT系列芯片在布線(xiàn)時(shí)，建議在芯片的四組電源引腳

48、附近分別接0.1 或0.01 電容。 6：可編程器件任何電源引腳、地線(xiàn)引腳均不能懸空；在每個(gè)可編程器件的電源和地間要并接0.1uF的去耦電容，去耦電容盡量靠近電源引腳，并與地形成盡可能小的環(huán)路。 7：收發(fā)總線(xiàn)需有上拉電阻或上下拉電阻，保證總線(xiàn)浮空時(shí)能處于一個(gè)有效電平，以減小功耗和干擾。 8：373/374/273等器件為工作可靠，鎖存時(shí)鐘輸入建議串入10200歐電阻。 9：時(shí)鐘、復(fù)位等引腳輸入往往要求較高電平，必要時(shí)可上拉電阻。 10：注意不同系列器件是否有帶電插拔功能及應(yīng)用設(shè)計(jì)中的注意事項(xiàng)，在設(shè)計(jì)帶電插拔電路時(shí)請(qǐng)參考公司的單板帶電插拔設(shè)計(jì)規(guī)范。 11：注意電平接口的兼容性。 選用器件時(shí)要注意

49、電平信號(hào)類(lèi)型，對(duì)于有不同邏輯電平互連的情況，請(qǐng)遵守本規(guī)范的相應(yīng)的章節(jié)的具體要求。 12： 在器件工作過(guò)程中，為保證器件安全運(yùn)行，器件引腳上的電壓及電流應(yīng)嚴(yán)格控制在器件手冊(cè)指定的范圍內(nèi)。邏輯器件的工作電壓不要超出它所允許的范圍。 13：邏輯器件的輸入信號(hào)不要超過(guò)它所能允許的電壓輸入范圍，不然可能會(huì)導(dǎo)致芯片性能下降甚至損壞邏輯器件。 14：對(duì)開(kāi)關(guān)量輸入應(yīng)串電阻，以避免過(guò)壓損壞。 15：對(duì)于帶有緩沖器的器件不要用于線(xiàn)性電路，如放大器。 、TTL、CMOS器件的互連：器件的互連總則在公司產(chǎn)品的某些單板上，有時(shí)需要在某些邏輯電平的器件之間進(jìn)行互連。在不同邏輯電平器件之間進(jìn)行互連時(shí)主要考慮以下幾點(diǎn)： 1：

50、電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿(mǎn)足正常邏輯功能，嚴(yán)重時(shí)會(huì)燒毀芯片。 2：驅(qū)動(dòng)能力，必須根據(jù)器件的特性參數(shù)仔細(xì)考慮，計(jì)算和試驗(yàn)，否則很可能造成隱患，在電源波動(dòng)，受到干擾時(shí)系統(tǒng)就會(huì)崩潰。 3：時(shí)延特性，在高速信號(hào)進(jìn)行邏輯電平轉(zhuǎn)換時(shí)，會(huì)帶來(lái)較大的延時(shí)，設(shè)計(jì)時(shí)一定要充分考慮其容限。 4：選用電平轉(zhuǎn)換邏輯芯片時(shí)應(yīng)慎重考慮，反復(fù)對(duì)比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計(jì)方便，簡(jiǎn)化了電路，但對(duì)于具體的設(shè)計(jì)電路一定要考慮以上三種情況，合理選用。 對(duì)于數(shù)字電路來(lái)說(shuō)，各種器件所需的輸入電流、輸出驅(qū)動(dòng)電流不同，為了驅(qū)動(dòng)大電流器件、遠(yuǎn)距離傳輸、同時(shí)驅(qū)動(dòng)多個(gè)器件，都需要審查電流驅(qū)動(dòng)能

51、力：輸出電流應(yīng)大于負(fù)載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標(biāo)準(zhǔn)不一致，同時(shí)采用上述多種器件時(shí)應(yīng)考慮電平之間的轉(zhuǎn)換問(wèn)題。 我們?cè)陔娐吩O(shè)計(jì)中經(jīng)常遇到不同的邏輯電平之間的互連，不同的互連方法對(duì)電路造成以下影響： 對(duì)邏輯電平的影響。應(yīng)保證合格的噪聲容限（VohminVihmin0.4V，VilmaxVolmax 0.4V)，并且輸出電壓不超過(guò)輸入電壓允許范圍。 對(duì)上升/下降時(shí)間的影響。應(yīng)保證Tplh和Tphl滿(mǎn)足電路時(shí)序關(guān)系的要求和EMC的要求。 對(duì)電壓過(guò)沖的影響。過(guò)沖不應(yīng)超出器件允許電壓絕對(duì)最大值，否則有可能導(dǎo)致器件損壞。 TTL和CMOS的邏輯電平關(guān)系如下圖所示： 圖4

52、1： TTL和CMOS的邏輯電平關(guān)系圖 圖42：低電壓邏輯電平標(biāo)準(zhǔn) 3.3V的邏輯電平標(biāo)準(zhǔn)如前面所述有三種，實(shí)際的3.3V TTL/CMOS邏輯器件的輸入電平參數(shù)一般都使用LVTTL或3.3V邏輯電平標(biāo)準(zhǔn)（一般很少使用LVCMOS輸入電平），輸出電平參數(shù)在小電流負(fù)載時(shí)高低電平可分別接近電源電壓和地電平（類(lèi)似LVCMOS輸出電平），在大電流負(fù)載時(shí)輸出電平參數(shù)則接近LVTTL電平參數(shù)，所以輸出電平參數(shù)也可歸入3.3V邏輯電平，另外，一些公司的手冊(cè)中將其歸納如LVTTL的輸出邏輯電平，也可以。 在下面討論邏輯電平的互連時(shí)，對(duì)3.3V TTL/CMOS的邏輯電平，我們就指的是3.3V邏輯電平或LVTT

53、L邏輯電平。 常用的TTL和CMOS邏輯電平分類(lèi)有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V Tol.、和OC/OD門(mén)。 其中： 3.3V/5V Tol.是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號(hào)輸入。 3.3V TTL/CMOS邏輯電平表示不能輸入5V信號(hào)的邏輯電平，否則會(huì)出問(wèn)題。 注意某些5V的CMOS邏輯器件，它也可以工作于3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（0.73.3V，工作于3.3V）（其實(shí)是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時(shí)工作不太可靠，使

54、用時(shí)要特別注意，在設(shè)計(jì)時(shí)最好不要采用這類(lèi)工作方式。 值得注意的是有些器件有單獨(dú)的輸入或輸出電壓管腳，此管腳接3.3V的電壓時(shí)，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號(hào)，而當(dāng)它接5V電壓時(shí)，輸入或輸出的邏輯電平為5V的邏輯電平信號(hào)，此時(shí)應(yīng)該按該管腳上接的電壓的值來(lái)確定輸入和輸出的邏輯電平屬于哪種分類(lèi)。 對(duì)于可編程器件（EPLD和FPGA）的互連也要根據(jù)器件本身的特點(diǎn)并參考本章節(jié)的內(nèi)容進(jìn)行處理。 以上5種邏輯電平類(lèi)型之間的驅(qū)動(dòng)關(guān)系如下表： 輸入5V TTL 3.3V /5V Tol. 3.3V TTL/CMOS 5V CMOS輸出 5V TTL ?/FONT ?/FONT3.3V TTL/CMOS ?/FONT5V CMOS ?/FONT OC/OD 上拉 上拉 上拉 上拉上表中打鉤（）的表示邏輯電平直接互連沒(méi)有問(wèn)題，打星號(hào)（?/FONT）的表示要做特別處理。 對(duì)于打星號(hào)（?/FONT）的邏輯電平的互連情況，具體見(jiàn)后面說(shuō)明。 一般對(duì)于高邏輯電平驅(qū)動(dòng)低邏輯電平的情況如簡(jiǎn)單處理估計(jì)可以通過(guò)串接101K歐的電阻來(lái)實(shí)現(xiàn)，具體阻值可以通過(guò)試驗(yàn)確定，如為可靠起見(jiàn)，可參考后面推薦的接法。 從上表可看出OC/OD輸出加上拉電阻可以驅(qū)動(dòng)所有邏輯電平