1、外文翻譯：應用于功率放大器的過壓保護電路 原文來源：Electronics, Circuits and Systems15th IEEE International Conference ,2008 ICECS 2008:161-164 譯文正文：摘要隨著移動通信設備對更高集成度和更低成本的需求的增加，使用CMOS功率放大器來代替GaAs 或者SiGe 功率放大器的趨勢越來越大。雖然目前CMOS價格相對比較低廉，但是其射頻性能存在劣勢，而且還有低的擊穿電壓。這個問題特別體現(xiàn)在PA的輸出級，當負載不匹配是，導致高電壓駐波比（VSWR）并在PA輸出高峰峰值電壓。本文在0.13mm CMOS工藝下設

2、計了一個 27dBm PA，包括VSWR保護電路。一個控制回路檢測在PA輸出端的高電壓振幅尖峰以降低PA的增益，從而降低輸出電壓擺幅達到理想值。1、引言功率放大器是每個射頻發(fā)射機的最重要部分之一。大多數(shù)功率放大器是基于SiGe或GaAs工藝技術，而收發(fā)器和基帶電路更加傾向于使用低成本的標準CMOS技術。CMOS PA可以使得整個完整的無線電系統(tǒng)集成在單個芯片中，這對于成本和面積的減少是相當可觀的。雖然CMOS PA的設計是一個非常大的挑戰(zhàn)，但是現(xiàn)代深亞微米CMOS工藝的性能接近SiGe或GaAs PA更加具有吸引力。一個主要的問題是將在所有可能的情況之下保證可靠的操作。如果負載失配時，在PA輸

3、出端將導致高的VSWR，這個問題對于標準CMOS晶體管的低擊穿電壓非常重要。本文提出了一種用于CMOS功率放大器的VSWR保護電路。該電路另外設計附加在一個輸出功率為27 dBm的兩級差分功率放大器中。這個PA的設計是為了集成在DECT電話芯片中，和參考文獻1類似。PA的設計細節(jié)和測試結(jié)果參照文獻2。本文結(jié)果如下：首先簡單介紹了PA的非理想影響。第三部分介紹了可能的解決方案。第四部分給出了PA的整體結(jié)果和設計。接著對VSWR保護電路做了詳細的介紹，最后給出了測試和仿真結(jié)果。2、PA的非理想因素CMOS PA的可靠性問題主要包括三個方面：由于熱載流子效應，模擬CMOS電路的RF性能會退化3。當漏

4、極電場強度高時，溝道電子將對Si-SiO2表層產(chǎn)生破壞，從而出現(xiàn)熱載流子效應。這將導致MOSFET的開啟電壓增大使得跨導降低。電遷移通常是指在電場的作用下導電離子運動造成元件或電路失效的現(xiàn)象。它可能會導致線路空隙，甚至差距，導致了芯片的破壞。電遷移是一個問題，尤其是當大的直流電流密度存在同一個線路中。最后，CMOS晶體管的一個致命威脅是柵氧化層或PN結(jié)暴露在過高的電壓下會直接被擊穿。0.13mm工藝的柵級擊穿電壓根據(jù)晶體管的種類在4.5V8.5V之間。PN結(jié)的反向擊穿電壓約為7V。3、天線上負載失配造成的過高電壓天線上負載失配導致傳輸信號的反射從而形成駐波。反射波的幅度和相位可以通過反射因子來

5、度量。如果傳輸信號幅度為Vf，則駐波的最大幅度為Vmax =Vf（1 + |）。因此在負載失配嚴重時，駐波幅度可以達到傳輸信號幅度的2倍。負載失配可以通過駐波比（VSWR）來反應，VSWR是駐波最大電壓與最小電壓的比值。A駐波比高電壓駐波會加速PA電遷移的長期退化和熱載流子效應，甚至會立即導致晶體管的擊穿。一種辦法，應付CMOS晶體管擊穿的問題是要面對它的工藝水平，融入標準CMOS高電壓兼容的晶體管。這些設備的制造過程中就必須增加額外的步驟和手段，此外，這些射頻晶體管的性能一般低于標準的晶體管。最后，很多半導體公司“無生產(chǎn)線，并在獨立半導體鑄造廠制作。因此，有希望進行替代解決在線路水平上的問題

6、，電壓反饋電路，以避免線路老化，該電路只適用雙極晶體管，不適合用于CMOS功率放大器。這項工作提出了一個用于CMOS功率放大器的保護電路。這感覺在PA的開路漏極輸出高電壓和動態(tài)降低偏置和增益放大階段?；靖拍詈?相似，但實施是不同的。兩個主要組成部分，過壓檢測器和偏置調(diào)節(jié)，將在未來章節(jié)中討論。駐波比保護提出功率放大器包括一個兩個階段AB類功率放大器的核心和輸出電壓控制回路。一個系統(tǒng)的框圖如圖1所示控制回路的電壓擺幅放大器在第二階段的產(chǎn)出。如果輸出擺幅在一定條件下駐波或過于高電源電壓，偏置，因此放大器的增益受限制降低，重新建立輸出擺幅。差分功率放大器需要單端轉(zhuǎn)換。除芯片以外的所有CMOS采用13

7、微米工藝。 圖1設計功率放大器的核心這兩個階段的核心采用的是功放大器級間和輸入的匹配，結(jié)構(gòu)是眾所周知的，特別是對雙極型器件功率放大器，電路圖如圖2差分設計采用了虛擬平面，導致了良好的偶次諧波取消，該差分結(jié)構(gòu)，尤其是一個重要的單片機發(fā)器，因為它減少了大功率放大器的干擾信號和其他組成部分。通過對變壓器磁耦合器，放大器耦合被電隔離。所以偏置可設定為兩個階段。正如圖中可以看出。 2電流于偏置，利用變壓器中心抽頭。諧振需要調(diào)整，以減少輸入和輸出變壓器在作方面的 費用微調(diào)電容C1和C2被添加到匹配的網(wǎng)絡，實現(xiàn)了1.9 GHz的工作頻率共振。通過不同的轉(zhuǎn)化率以及變壓器的大小，一個良好的級間匹配和輸入匹配被發(fā)

8、現(xiàn)。盡管如此 通過電容晶體管的空間是有限的，此問題是更比雙極型器件的CMOS嚴重，獲取更高的頻率更差。功率放大器是專為集成到一個單芯片的DECT收發(fā)器，它是在兩個電池供電下工作，功率放大器直接連接電池，兩個串聯(lián)的鎳氫電池的電壓是2。5V。當電池充電時，電原電壓在很短時間內(nèi)可達到3.6V，早先提交了一份輸出功率0.13微米的CMOS功率放大器具有良好的性能，已高于1.2 V的低電源電壓的可靠性問題。因此，除了保護電路的駐波，重點放在已經(jīng)意識到的可行性設計和功率放大器的核心布局。 圖2B 輸出匹配和差分至單端轉(zhuǎn)換負載阻抗變換和差分到單端轉(zhuǎn)換被微型LC利用。差分負載阻抗功率放大器輸出轉(zhuǎn)變的是相同的頻

9、率，它是由高次諧波的不平等。因此，在不同峰值電壓漏輸出駐波比時，可能會有所不同應用條件。因此，有必要監(jiān)測與過壓檢測器都漏輸出的峰值電壓C: 過電壓檢測:對于過電壓檢測電路如圖3它由n個二極管鏈和一個并聯(lián)電阻電容組成。在最后節(jié)點射頻射出二極管鏈是連接到功率放大器漏極輸出節(jié)點。在正常運作的二極管的電壓NVknee總和大于最大漏極電壓擺幅較大。因此，輸出電壓不加載和功率放大器的表現(xiàn)也沒有變差。如果在駐波比情況下，PA的峰值輸出電壓超過nVknee，通過二極管鏈和電容器的電流。電壓Vcontrol，這是用來控制偏壓，上升到Vcontrol = VRFout - nVknee。高阻抗并聯(lián)電阻必須履行的駐

10、波條件，允許功率放大器返回正常狀態(tài)。或者到一個高阻抗低偏置電阻器使用，有可能節(jié)省芯片面積。很顯然，采用二極管連接的PMOS晶體管，用晶體管代替二極管是不可能的。一個二極管連接的晶體管的漏極電壓低于大部分電壓，從而導致二極管反向偏置。因此，可能破壞晶體管。 圖3D: 動態(tài)偏置調(diào)節(jié)電壓是用來調(diào)節(jié)放大器的偏置點階段，一是讓簡單的電流是在功率放大器偏置在圖2中使用。讓擴大路在圖4中展示出來， 圖4正常操作的電壓一個相當高的參考電壓。因此PMOS管的晶體管M2在左邊的輸入阻抗要高于在右邊的輸入阻抗。目前所有的都是從右邊通過的，射頻是參考電流的放大級M3 和M1r形成一個電流鏡在圖2中顯示。如果檢測出一個

11、非常高的電壓射頻，電壓控制如上圖所示，目前晶體管減小，降低了放大器的偏置和增益級，從而降低輸出電壓擺幅回到正常狀態(tài)該控制回路是晶體管M3的電容在輸出階段。當控制電壓突然上升，如有錯誤，在射頻輸出節(jié)點突然出現(xiàn)一個輸出級晶體管，因此有立即崩潰的危險，因此電壓波動仍然存在。解決這個問題是通過增加一個額外的晶體管如果控制電壓上顯示的電壓可能導致M3的故障切換。在這種情況下，對M3 M4的排放立即增大，從而開關功率放大器在一個射頻周期的控制電壓，M4的交換機上可以與一個電阻分壓器調(diào)節(jié).4、可變脈沖發(fā)生器在圖5中顯示的是級聯(lián)和有源器件功率放大器輸出級的漏級電壓的模擬結(jié)果，圖5（a）中是在2。5V和50歐天

12、線負載下的波形。在圖5（b）中展示了強大的負載失配的情況下，供應電壓提高到3.2V。當在漏極的輸出節(jié)點加最大電壓，使得功率放大器在最壞的情況下由正常操作的5V上升到6V。如果沒有更高的漏極循環(huán)電壓控制，導致功率放大器第一階段的輸出故障。在正常的操作下，通過保護電路功率放大器的表現(xiàn)是不會下降的。 圖5(a) 圖5(b)該檢測器和偏置電壓調(diào)節(jié)器在開環(huán)模式下進行了瞬態(tài)分析。在圖6中當突然有個過電壓應用在PA輸出端時Vbias和Vcontrol被很快的反應出來了。高電壓會被立即檢測并且隨著很少的射頻周期偏置會降低，在圖6中隨著開環(huán)檢測模式?jīng)]有射頻輸出可以看出漏極電壓減少。 圖65、測試結(jié)果一種用于CMOS功率放